# Dialog eLink: Order File History

Semiconductor display device has pixel part, driving circuit of pixel part, and memory which are formed on same

substrate

Patent Assignee: KATO K; KOYAMA; SEMICONDUCTOR ENERGY LAB

Inventors: KATO K; KOYAMA; KOYAMA J

Patent Number	Kind	Date	Application Number	Kind	Date	Update	Туре
JP 2002091332	A	20020327	JP 2001135769	A	20010507	200252	В
US 20020126108	Al	20020912	US 2001851433	A	20010509	200262	E
US 7088322	B2	20060808	US 2001851433	Α	20010509	200652	E
US 20060267907	Al	20061130	US 2001851433	Α	20010509	200680	E
			US 2006498165	Α	20060803		
US 7737931	B2	20100615	US 2001851433	Α	20010509	201039	E
			US 2006498165	A	20060803		

Priority Application Number (Number Kind Date): JP 2000139458 A 20000512

Patent Details								
Patent Number	Kind	Language	Pages	Drawings	Filing Notes			
JP 2002091332	Α	JA	36	29				
<u>US</u> 20060267907	Al	EN			Division of application US 2001851433			
	- Control of the Cont	The second secon			Division of patent US 7088322			
US 7737931	В2	EN			Division of application US 2001851433			
				1	Division of patent US 7088322			

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-091332

(43) Date of publication of application: 27.03.2002

(51)Int.Cl.

GO9F 9/00 GO2F 1/1368 G09F 9/30 3/20 GO9G G09G 3/30 G09G 3/36 H01L 27/10

H01L 29/786

(21)Application number: 2001-135769

(71)Applicant: SEMICONDUCTOR ENERGY LAB

CO LTD

(22)Date of filing:

07.05.2001

(72)Inventor: KOYAMA JUN

KATO KIYOSHI

(30)Priority

Priority number: 2000139458

Priority date: 12.05.2000


Priority country: JP

### (54) SEMICONDUCTOR DEVICE

### (57)Abstract:

PROBLEM TO BE SOLVED: To provide the semiconductor device capable of displaying a static image at low power consumption.

SOLUTION: In a semiconductor device in which a semiconductor display unit capable of displaying a static image is mounted, a memory part is provided on a substrate which forms a pixel part. The memory part is provided by forming a memory part on a substrate which forms a pixel part, or by using a stick driver provided with a memory part. Because a static image is displayed by using an image data stored in such a memory part, the static image can be displayed only by inputting a simple control signal from the outside of the semiconductor display unit and at low power consumption.



#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-91332 (P2002-91332A)

(43)公開日 平成14年3月27日(2002.3.27)

(51) Int.Cl.7		識別記号		FΙ			Ť	-7]-ド(参考)
G09F	9/00	3 4 6		G09F	9/00		346A	2H092
		3 4 8					348C	5 C 0 0 6
G 0 2 F	1/1368			G 0 2 F	1/1368			5 C 0 8 0
G 0 9 F	9/30	3 3 8		G09F	9/30		3 3 8	5 C 0 9 4
G 0 9 G	3/20	6 1 1		G 0 9 G	3/20		611A	5 F O 8 3
			審查請求	未請求 請求	建項の数27	OL	(全 36 頁)	最終頁に続く

(21)出願番号	特願2001-135769(P2001-135769)
(CT) ITIMACHEL 1	10 000001 100100(1 2001 100100)

(22)出願日 平成13年5月7日(2001.5.7)

(31)優先権主張番号 特願2000-139458(P2000-139458)

(32)優先日 平成12年5月12日(2000.5.12)

(33)優先権主張国 日本(JP)

(71)出願人 000153878

株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地

(72)発明者 小山 潤

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72) 発明者 加藤 清

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内


最終頁に続く

# (54) 【発明の名称】 半導体装置

### (57)【要約】

【課題】 静止画像を低消費電力で表示することが可能 な半導体装置を提供する。

【解決手段】静止画像を表示することのできる半導体表示装置を搭載した半導体装置において、画素部を形成する基板上にメモリ部を実装する。実装の方法は、画素部を形成する基板上にメモリ部を形成するか、またはメモリ部を備えたスティックドライバを用いる。そのようなメモリ部に格納された画像データを用いて静止画像を表示することにより、半導体表示装置の外部からは簡単な制御信号を入力するだけで静止画像を表示することが可能となり、低消費電力で静止画像を表示することのできる半導体表示装置および半導体表示装置を搭載した半導体装置が提供される。



1

#### 【特許請求の範囲】

【請求項1】画素部と、画素部の駆動回路と、メモリ部 と、を少なくとも備えた半導体装置であって、

前記画素部と、前記画素部の駆動回路と、前記メモリ部 と、は同一基板上に一体形成され、

前記メモリ部に格納された画像データを基に画像を表示 する機能を有することを特徴とする半導体装置。

【請求項2】画素部と、画素部の駆動回路と、メモリ部 と、を少なくとも備えた半導体装置であって、

前記画素部は第1の基板上に形成されており、

前記画素部の駆動回路と前記メモリ部とは第2の基板上 に一体形成されており、

前記第1の基板上の前記画素部以外の領域に前記第2の 基板が設けられ、前記画素部の駆動回路からの信号が前 記画素領域に入力するように接続されており、

前記メモリ部に格納された画像データを基に画像を表示 する機能を有することを特徴とする半導体装置。

【請求項3】請求項2において、前記第2の基板は前記 第1の基板と同じ厚さを有することを特徴とする半導体 装置。

【請求項4】請求項2または請求項3において、前記第 2の基板は前記第1の基板と同じ材料を有することを特 徴とする半導体装置。

【請求項5】請求項2において、前記第2の基板は絶縁 表面を有する基板、SOI基板またはシリコン基板のう ちの1つであることを特徴とする半導体装置。

【請求項6】画素部と、データ線側駆動回路と、走査線 側駆動回路と、メモリ部と、を少なくとも備えた半導体 装置であって、

前記画素部は第1の基板上に形成されており、

前記データ線側駆動回路と前記メモリ部とは第2の基板 上に一体形成されており、

前記走査線側駆動回路は第3の基板上に一体形成されて おり、

前記第1の基板上の前記画素部以外の領域に前記第2の 基板と前記第3の基板とが設けられ、前記データ線側駆 動回路からの信号と前記走査線側駆動回路からの信号と が前記画素領域に入力するように接続されており、

前記メモリ部に格納された画像データを基に画像を表示 する機能を有することを特徴とする半導体装置。

【請求項7】請求項6において、前記第2の基板と前記 第3の基板とは、前記第1の基板と同じ厚さを有するこ とを特徴とする半導体装置。

【請求項8】請求項6または請求項7において、前記第 2の基板と前記第3の基板とは、前記第1の基板と同じ 材料を有することを特徴とする半導体装置。

【請求項9】請求項6において、前記第2の基板と前記 第3の基板とは、絶縁表面を有する基板、SOI基板ま たはシリコン基板のうちの1つであることを特徴とする 半導体装置。

【請求項10】請求項1乃至請求項9のいずれか1項に おいて、前記半導体装置は前記メモリ部に格納された画 像データを基に静止画像を表示する機能を有することを 特徴とする半導体装置。

【請求項11】請求項1乃至請求項10のいずれか1項 において、前記半導体装置はメモリ制御回路を備えてお

前記メモリ制御回路と前記メモリ部とは同一基板上に一 体形成されることを特徴とする半導体装置。

【請求項12】請求項1乃至請求項11のいずれか1項 10 において、前記半導体装置は、画像の表示を行う機能を 有する第1の領域と、画像データを前記第1の領域に供 給する機能を有する第2の領域とからなり、

前記第1の領域は、前記画素部を形成する基板を含んで おり、

前記半導体装置は、前記第2の領域が供給する画像デー タを基に画像を表示する第1の表示方法と、前記第1の 領域に設けられたメモリ部に格納された画像データを基 に画像を表示する第2の表示方法と、を備えていること を特徴とする半導体装置。

【請求項13】請求項12に記載の半導体装置であっ て、前記第2の表示方法によって前記半導体装置が消費 する電力は、前記第1の表示方法によって前記半導体装 置が消費する電力の70[%]以下であることを特徴とす る半導体装置。

【請求項14】請求項12に記載の半導体装置であっ て、前記第2の表示方法を行う場合に、前記半導体装置 が消費する電力の50[%]以上は、前記第1の領域で消費 されることを特徴とする半導体装置。

【請求項15】請求項12に記載の半導体装置であっ て、前記第2の表示方法を行う場合に、前記半導体装置 が消費する電力の90[%]以上は、前記第1の領域で消費 されることを特徴とする半導体装置。

【請求項16】請求項12に記載の半導体装置におい て、前記第1の表示方法は、前記第2の領域に設けられ たCPUによって制御され、

前記第2の表示方法は、前記第1の領域に設けられた制 御回路によって制御され、

前記第2の表示方法は、前記CPUの電源を停止した状 態で行うことができることを特徴とする半導体装置。

【請求項17】画像の表示を行う機能を有する第1の半 導体装置と、画像データを前記第1の半導体装置に供給 する機能を有する第2の半導体装置と、からなる半導体 装置群であって、

前記第1の半導体装置は、請求項1乃至請求項11のい ずれか 1 項に記載の半導体装置であって、

前記半導体装置群は、前記第2の半導体装置が供給する 画像データを表示する第1の表示方法と、前記第1の半 導体装置が有するメモリ部に格納された画像データを基 50 に画像を表示する第2の表示方法と、を備えていること

を特徴とする半導体装置群。

【請求項18】請求項17に記載の半導体装置群において、前記第2の表示方法によって前記半導体装置群全体が消費する電力は、前記第1の表示方法によって前記半導体装置群全体が消費する電力の70[%]以下であることを特徴とする半導体装置群。

【請求項19】請求項17に記載の半導体装置群であって、前記第2の表示方法を行う場合に、前記半導体装置群全体が消費する電力の50[%]以上は、前記第1の半導体装置によって消費されることを特徴とする半導体装置。

【請求項20】請求項17に記載の半導体装置群であって、前記第2の表示方法を行う場合に、前記半導体装置群全体が消費する電力の90[%]以上は、前記第1の半導体装置によって消費されることを特徴とする半導体装置。

【請求項21】請求項17に記載の半導体装置群において、前記第2の表示方法は、前記第1の半導体装置単独で行うことができることを特徴とする半導体装置群。

【請求項22】請求項1乃至請求項21のいずれか1項 20 において、前記メモリ部は100[kbit]~10[Gbit]の 記憶容量を有することを特徴とする半導体装置。

【請求項23】請求項1乃至請求項21のいずれか1項において、前記メモリ部は1[Mbit]~128[Mbit]の記憶容量を有することを特徴とする半導体装置。

【請求項24】請求項1乃至請求項21のいずれか1項において、前記メモリ部は、SRAM、DRAM、またはEEPROMのいずれか1つによって構成されることを特徴とする半導体装置。

【請求項25】請求項1乃至請求項21のいずれか1項 30 において、前記メモリ部は、SRAM、DRAM、またはEEPROMの組み合わせによって構成されることを特徴とする半導体装置。

【請求項26】請求項1乃至請求項25のいずれか1項において、前記半導体装置はアクティブマトリクス型液晶表示装置、パッシブマトリクス型液晶表示装置、アクティブマトリクス型EL表示装置、或いはパッシブマトリクス型EL表示装置のうちのいずれか1つであることを特徴とする半導体装置。

【請求項27】請求項1乃至請求項25のいずれか1項 40 において、前記半導体装置とは、ディスプレイ、ビデオカメラ、ヘッドマウントディスプレイ、DVDプレーヤー、ゴーグル型ディスプレイ、パーソナルコンピュータ、携帯電話、カーオーディオから選ばれた一つであることを特徴とする半導体装置。

# 【発明の詳細な説明】

[0001]

【発明が属する技術分野】本願発明は画素部と画素部の 駆動回路とメモリ部とを有する半導体装置に関する。特 に、画素部と画素部の駆動回路とメモリ部が同一基板上 50 に一体形成された半導体表示装置、画素部を形成する第 1の基板上に、画素部の駆動回路とメモリ部が一体形成 された第2の基板を実装した半導体表示装置、及びこの ような半導体表示装置を搭載した電子機器に関する。

【0002】なお、本明細書において、半導体装置とは、半導体特性を利用することで機能する装置全般を指し、例えば、液晶表示装置およびEL表示装置を搭載した電子機器をその範疇に含む。半導体表示装置を搭載した電子機器をその範疇に含む。半導体表示装置を搭載した電子機器と同義で、半導体表示装置を搭載した半導体装置という言葉も用いる。また、本明細書において、少なくとも駆動回路(代表的には、画素部の駆動回路)を有する短冊状に切り出された基板を、スティックドライバと呼ぶ

【0003】つまり、スティックドライバとは、ガラス基板、SOI基板、Si基板などを用いて多数の回路を形成した後、その基板を1つ以上の回路を含む小片に切り出したものをいう。

[0004]

【従来の技術】近年の半導体装置、特に、半導体表示装置を搭載した電子機器の発展はめざましく、その応用例は、ノートパソコン、携帯電話を始めとする携帯機器、液晶テレビ、液晶ディスプレイ等、様々である。また、自発光層を備えた半導体表示装置(代表的には、EL表示装置)に関する研究開発も盛んに行われている。半導体表示装置は、従来のCRTと比較して軽量薄型化が可能であり、消費電力が小さいこと(特に液晶表示装置)を特徴とする。

【0005】従来の半導体表示装置としては、薄膜トラ ンジスタ(以下、TFTという)をマトリクス状に配置 した画素部を有するアクティブマトリクス型の半導体表 示装置と、液晶層または自発光層を挟んで上下に、スト ライプ状の電極を互いにクロスするように形成した画素 部を有するパッシブマトリクス型の半導体表示装置とが 知られている。アクティブマトリクス型の半導体表示装 置は、さらに、ポリシリコン膜を用いたTFTによって 画素部を構成するものと、アモルファスシリコン膜を用 いたTFTによって画素部を構成するものがある。ポリ シリコン膜を用いたアクティブマトリクス型の表示装置 では、アモルファスシリコン膜を用いた場合と比較し て、TFTの電界効果移動度が高く、高速動作が可能で あるため、画素部と画素部の駆動回路とを同一の基板上 に形成することが可能となっている。一方、アモルファ スシリコン膜を用いたアクティブマトリクス型の表示装 置やパッシブマトリクス型の表示装置では、駆動回路を 画素部を形成する基板上に一体形成することは困難であ り、シリコン基板上に画素部の駆動回路を形成したステ ィックドライバを、画素部を形成する基板上に実装した 構成となっている。

【0006】なお、本願明細書において、薄膜トランジ

スタ(TFT)とは、SOI技術を用いて形成されるトランジスタの全体を指す。勿論、それらは絶縁表面を有する基板上に形成されたものであっても、SOI基板上に形成されたものであっても構わない。

【0007】従来の半導体表示装置を搭載した電子機器において、画像が表示されるまでの信号処理工程について簡単に説明する。図3は、そのような電子機器において画像の表示に関係する部分のブロック図を示したものである。

【0008】図3において、半導体装置301は、画像データを取り込み、または作成して、画像データの加工とフォーマット変換を行い、画像を表示する装置である。半導体装置301としては、例えば、ビデオカメラ、カーナビゲーション、パーソナルコンピュータ等を考えることができる。

【0009】半導体装置301は、入力端子311、第 1の制御回路312、第2の制御回路313、CPU3 14、第1のメモリ315、第2のメモリ316、及び 半導体表示装置302によって構成される。入力端子3 11からは、それぞれの電子機器に応じて、画像データ の基となるデータが入力される。例えば、放送受信機で はアンテナからの入力データであり、ビデオカメラでは CCDからの入力データである。DVテープやメモリー カードからの入力データであってもよい。入力端子31 1から入力されたデータは、第1の制御回路312によ って画像信号に変換される。第1の制御回路312で は、MPEG規格やテープフォーマット等に従って圧縮 符号化された画像データの復号処理、画像の補間やリサ イズといった画像信号処理が行われる。第1の制御回路 312から出力された画像信号や、СРИ314が作成 または加工した画像信号は、第2の制御回路313に入 力され、半導体表示装置302に適したフォーマット (例えば走査フォーマット等) に変換される。第2の制 御回路313からは、フォーマット変換された画像信号 と制御回路が出力される。

【0010】CPU314は、第1の制御回路312、第2の制御回路313および他のインターフェース回路における信号処理を効率良く制御する。また、画像データを作成したり、加工したりする。第1のメモリ315は、第1の制御回路312から出力される画像データや第2の制御回路313から出力される画像データを格納するメモリ領域、CPUによる制御を行う際のワークメモリ領域、CPUによる制御を行う際のワークメモリ領域、等として用いられる。第1のメモリ315としては、DRAMやSRAMが用いられる。第2のメモリ316は、CPU314によって画像データを作成または加工する場合に必要となる、色データや文字データを格納するメモリ領域であり、マスクROMやEPROMによって構成される。

【0011】半導体表示装置302は、データ線側駆動 50

回路317、走査線側駆動回路318、画素部319によって構成される。データ線側駆動回路317は第2の制御回路313から画像信号と制御信号(クロック信号、スタートパルス)を、走査線側駆動回路318は第2の制御回路313から制御信号(クロック信号、スタートパルス)をそれぞれ受け取り、画素部319において画像を表示する。

【0012】以上のようにして、半導体装置301は画 像データを取り込み、または作成して、画像を表示する が、このような半導体装置は、2つの独立した半導体装 置と考えることもできる。2つの独立した半導体装置 は、図4に示すようなブロック図によって表すことがで きる。図4において、半導体装置401からは、第2の 制御回路を介して、色信号、輝度信号、画質調整用の信 号といった一般的なフォーマットの画像信号と制御信号 が出力される。半導体装置401から出力された画像信 号と制御信号は、半導体装置402に入力され、制御回 路422によって半導体表示装置403に適したフォー マットの画像信号とクロック信号、スタートパルスとい った制御信号に変換される。そして半導体表示装置40 3は、制御回路422から画像信号と制御信号を受け取 り、画像の表示を行う。なお、制御回路422は、画素 部425とは別のチップで構成される。半導体装置40 1としては、例えば放送受信機、ゲーム機を、また、半 導体装置402としては、例えば液晶ディスプレイ、E Lディスプレイを考えることができる。

# [0013]

【発明が解決しようとする課題】半導体表示装置の大面 積化が進み、また、半導体表示装置を搭載した携帯型の 電子機器が広く普及するなかで、半導体装置の消費電力 を低く抑えることは重要な課題となっている。

【0014】例えば、従来の半導体表示装置を搭載した 半導体装置において、静止画像を表示する場合を考え る。図3に示した半導体装置のブロック図に従って静止 画像を表示する場合、CPU314は、静止画像データ を格納している第1のメモリ315から画像データを読 み出し、第2の制御回路313でフォーマット変換等を 行う。第2の制御回路313から出力された画像信号と 制御信号は、半導体表示装置302に入力され、画素部 319において表示が行われる。

【0015】このように、静止画像を表示する場合においても、データの転送量や、CPUや制御回路が行う手続きは多く、動画像表示と同程度の電力が消費されることがわかる。同様のことは、図4に示した2つの半導体装置のブロック図にもあてはまる。

【0016】本願発明では、特に静止画像を表示する場合に、消費電力を低く抑えることができる半導体装置を提供することを課題とする。

#### [0017]

【課題を解決するための手段】上述したように、従来の

半導体装置では、静止画像を表示する場合に、動画像表示と同程度の電力が消費される。これは、画像データを保持するメモリが半導体表示装置の外部に設けられているためである。この場合、静止画像であっても、動画像であっても、常に画像データを半導体表示装置へ供給することが必要となり、データ転送量や画像データに対する手続きの量は同程度となってしまう。そのため、従来の半導体装置では、静止画像を表示する際の消費電力を大幅に削減することは困難であった。

7

【0018】本願発明では、上記課題を解決するために、画素部を形成する基板上にメモリ部を実装し、該メモリ部に格納した画像データを用いて静止画像を表示する。そして、半導体表示装置の外部からの信号の転送量を減らし、かつ、半導体表示装置の外部に設けられている回路(CPU等)への負担を軽減することによって、消費電力を大幅に削減する。

【0019】本願発明では、メモリ部を画素部を形成する基板上に実装する形態として、メモリ部、画素部および画素部の駆動回路を同一基板上に一体形成する形態と、メモリ部と画素部の駆動回路とを同一基板上に一体20形成したスティックドライバを、画素部を形成する基板上に実装する形態と、を考える。メモリ部、画素部および画素部の駆動回路を同一基板上に一体形成する形態は、主として、ポリシリコン膜を用いたTFTによって構成されるアクティブマトリクス型の半導体表示装置に用いられる。また、メモリ部と画素部の駆動回路とを同一基板上に一体形成したスティックドライバを、画素部を形成する基板上に実装する形態は、主として、アモルファスシリコン膜を用いたTFTによって構成されるアクティブマトリクス型の半導体表示装置、およびパッシブマトリクス型の半導体表示装置に用いられる。

【0020】本願発明では、静止画像を表示する際に、 画素部を形成する基板上に実装したメモリ部に格納した 画像データを用いることができる。その結果、画像を表 示する手続きの殆どを画素部を形成する基板上で行うこ とが可能となり、電力の消費は、従来のように半導体装 置全体ではなく、主に画素部を形成する基板上で行われ る。

【0021】その場合、消費電力は、画素部を形成する基板の外部から画像データを入力して表示する場合と比較して、70 [%]以下とすることも可能である。また、画素部を形成する基板上で消費される電力が、全体の50 [%]以上(好ましくは90 [%]以上)とすることも可能である。画素部を形成する基板の外部からは簡単な制御信号を必要とするだけであり、場合によっては、半導体表示装置の外部に設けられた多くの回路(CPUを含む)において、電源を停止することも可能である。このようにして、従来の半導体装置と比較して、消費電力を大幅に抑えることが可能となる。なお、外部からの制御信号としては、クロック信号やスタートパルス、及びメ50

モリのアドレスや読み出しに関する信号等が含まれる。

【0022】本願発明の半導体装置、画素部を形成する 基板上にメモリ制御回路を実装することは好ましい。こ の場合、メモリ制御回路は、メモリ部と同一基板上に形 成するとよい。つまり、スティックドライバによってメ モリを実装する場合には、スティックドライバを構成す る基板上にメモリ制御回路を形成し、またメモリ部を画 素部と同一基板上に形成する場合には、画素部と同一基 板上にメモリ制御回路を形成する。

【0023】その結果、静止画像を表示する場合、メモリ制御回路でメモリのアドレスに関する計算等を行うことによって、画素部を形成する基板へ入力される制御信号をさらに軽減することができる。その結果、消費電力はさらに低く抑えられる。

【0024】このようにして、低消費電力で静止画像を表示することができる半導体表示装置、および半導体表示装置を搭載した半導体装置が提供される。

【0025】なお、メモリ部は、その用途から、メモリ全体で少なくとも一つの静止画像全体を格納するだけの記憶容量を有することが必要である。複数の静止画像を格納できる記憶容量を有することはさらに望ましい。可能であれば、短時間の動画像を格納できる記憶容量を有することも好ましい。

【OO26】メモリ部を構成するメモリとしては、SRAM、DRAMまたはEEPROMのいずれであってもよい。また、メモリ部を、SRAM、DRAMおよびEEPROMの組み合わせによって構成してもよい。

【0027】この他、スティックドライバを形成する基板は、シリコン基板、SOI基板および絶縁表面を有する基板のいずれであってもよい。特に、スティックドライバを形成する基板を、画素部を形成する基板と同じ厚さおよび同じ材質とすることは好ましい。また、画像信号が入力されるのは、画素部の駆動回路のうちデータ線側駆動回路だけであるため、スティックドライバを用いてメモリと駆動回路を実装する場合には、データ線側駆動回路を備えたスティックドライバ(データ線側取ックドライバ)にだけメモリ部を内蔵してもよい。

【0028】例えば、ガラス基板を用いたスティックドライバの作製方法としては、Yamazakiet al. U.S. Patent No.5,821,138や、Yamazaki et al. U.S. PatentNo.6,118,502の開示内容を参照することによりここに盛り込むこととする。

【0029】以下に、本願発明の構成を示す。

【0030】画素部と、画素部の駆動回路と、メモリ部と、を少なくとも備えた半導体装置であって、前記画素部と、前記画素部の駆動回路と、前記メモリ部と、は同一基板上に一体形成され、前記メモリ部に格納された画像データを基に画像を表示する機能を有することを特徴とする半導体装置が提供される。

【0031】画素部と、画素部の駆動回路と、メモリ部

と、を少なくとも備えた半導体装置であって、前記画素 部は第1の基板上に形成されており、前記画素部の駆動 回路と前記メモリ部とは第2の基板上に一体形成されて おり、前記第1の基板上の前記画素部以外の領域に前記 第2の基板が設けられ、前記画素部の駆動回路からの信 号が前記画素領域に入力するように接続されており、前 記メモリ部に格納された画像データを基に画像を表示す る機能を有することを特徴とする半導体装置が提供され

【0032】前記第2の基板は前記第1の基板と同じ厚 10 さを有していてもよい。

【0033】前記第2の基板は前記第1の基板と同じ材 料を有していてもよい。

【0034】前記第2の基板は絶縁表面を有する基板、 SOI基板またはシリコン基板のうちの1つであっても よい。

【0035】画素部と、データ線側駆動回路と、走査線 側駆動回路と、メモリ部と、を少なくとも備えた半導体 装置であって、前記画素部は第1の基板上に形成されて おり、前記データ線側駆動回路と前記メモリ部とは第2 の基板上に一体形成されており、前記走査線側駆動回路 は第3の基板上に一体形成されており、前記第1の基板 上の前記画素部以外の領域に前記第2の基板と前記第3 の基板とが設けられ、前記データ線側駆動回路からの信 号と前記走査線側駆動回路からの信号とが前記画素領域 に入力するように接続されており、前記メモリ部に格納 された画像データを基に画像を表示する機能を有するこ とを特徴とする半導体装置が提供される。

【0036】前記第2の基板と前記第3の基板とは、前 記第1の基板と同じ厚さを有していてもよい。

【0037】前記第2の基板と前記第3の基板とは、前 記第1の基板と同じ材料を有していてもよい。

【0038】前記第2の基板と前記第3の基板とは、絶 縁表面を有する基板、SOI基板またはシリコン基板の うちの1つであってもよい。

【0039】前記半導体装置は前記メモリ部に格納され た画像データを基に静止画像を表示する機能を有してい てもよい。

【0040】前記半導体装置はメモリ制御回路を備えて おり、前記メモリ制御回路と前記メモリ部とは同一基板 上に一体形成されていてもよい。

【0041】前記半導体装置は、画像の表示を行う機能 を有する第1の領域と、画像データを前記第1の領域に 供給する機能を有する第2の領域とからなり、前記第1 の領域は、前記画素部を形成する基板を含んでおり、前 記半導体装置は、前記第2の領域が供給する画像データ を基に画像を表示する第1の表示方法と、前記第1の領 域に設けられたメモリ部に格納された画像データを基に 画像を表示する第2の表示方法と、を備えていてもよ い。

【0042】前記第2の表示方法によって前記半導体装 置が消費する電力は、前記第1の表示方法によって前記 半導体装置が消費する電力の70[%]以下であってもよ

10

【0043】前記第2の表示方法を行う場合に、前記半 導体装置が消費する電力の50[%]以上は、前記第1の領 域で消費されてもよい。

【0044】前記第2の表示方法を行う場合に、前記半 導体装置が消費する電力の90[%]以上は、前記第1の領 域で消費されてもよい。

【0045】前記第1の表示方法は、前記第2の領域に 設けられたCPUによって制御され、前記第2の表示方 法は、前記第1の領域に設けられた制御回路によって制 御され、前記第2の表示方法は、前記CPUの電源を停 止した状態で行うことができてもよい。

【0046】画像の表示を行う機能を有する前記半導体 装置(第1の半導体装置)と、画像データを前記第1の 半導体装置に供給する機能を有する半導体装置(第2の 半導体装置)と、からなる半導体装置群であって、前記 半導体装置群は、前記第2の半導体装置が供給する画像 データを表示する第1の表示方法と、前記第1の半導体 装置が有するメモリ部に格納された画像データを基に画 像を表示する第2の表示方法と、を備えていることを特 徴とする半導体装置群が提供される。

【0047】前記第2の表示方法によって前記半導体装 置群全体が消費する電力は、前記第1の表示方法によっ て前記半導体装置群全体が消費する電力の70[%]以下 であってもよい。

【0048】前記第2の表示方法を行う場合に、前記半 30 導体装置群全体が消費する電力の50 [%]以上は、前記 第1の半導体装置によって消費されてもよい。

【0049】前記第2の表示方法を行う場合に、前記半 導体装置群全体が消費する電力の90 [%]以上は、前記 第1の半導体装置によって消費されてもよい。

【0050】前記第2の表示方法は、前記第1の半導体 装置単独で行うことができてもよい。

【0051】前記メモリ部は100[kbit]~10[Gbit] の記憶容量を有することが好ましい。

【0052】前記メモリ部は1[Mbit]~128[Mbit]の 記憶容量を有することがより好ましい。

【0053】前記メモリ部は、SRAM、DRAM、ま たはEEPROMのいずれか1つによって構成されてい てもよい。

【0054】前記メモリ部は、SRAM、DRAM、ま たはEEPROMの組み合わせによって構成されていて もよい。

【0055】前記半導体装置はアクティブマトリクス型 液晶表示装置、パッシブマトリクス型液晶表示装置、ア クティブマトリクス型 E L 表示装置、或いはパッシブマ 50 トリクス型 E L 表示装置のうちのいずれか 1 つであって

もよい。

【0056】前記半導体装置とは、ディスプレイ、ビデ オカメラ、ヘッドマウントディスプレイ、DVDプレー ヤー、ゴーグル型ディスプレイ、パーソナルコンピュー タ、携帯電話、カーオーディオから選ばれた一つであっ てもよい。

#### [0057]

【発明の実施の形態】本願発明の特徴は、半導体装置に おいて、画素部を形成する基板上にメモリ部を実装する ことにより、低消費電力で静止画像または短時間の動画 像が表示できる点にある。本実施の形態では、半導体表 示装置を搭載した半導体装置のブロック図と、画像を表 示するまでの画像データの流れについて簡単に説明を行 う。なお、メモリ部、駆動回路、および画素部といった 本願発明を構成する各ブロックの詳細(回路構成等)に ついての説明は実施例を参照することができる。

【0058】説明には、図1および図2を用いる。図1 は画素部を形成した基板上にメモリ部を一体形成した半 導体装置のブロック図であり、図2は画素部を形成した 基板上に、メモリ部を備えたスティックドライバを実装 20 した半導体装置のブロック図である。

【0059】まず、図1を参照する。半導体装置101 は、入力端子111、第1の制御回路112、第2の制 御回路113、CPU114、第1のメモリ115、第 2のメモリ116、及び半導体表示装置102によって 構成される。また、半導体表示装置102は、メモリ部 120、データ線側駆動回路117、走査線側駆動回路 118、および画素部119によって構成される。メモ リ部120、データ線側駆動回路117、走査線側駆動 回路118、および画素部119は全て同一基板上に形 30 成されている。

【0060】半導体装置101において、半導体表示装 置102を除いた部分は、図3に示した半導体装置(従 来の技術を参照)と同様であるため、その部分の説明は 省略する。ただし、第2の制御回路からの出力信号に は、従来の技術で述べた画像信号と制御信号(クロック 信号、スタートパルス等) 以外に、メモリ部を制御する 制御信号(メモリのアドレス、書き込み、読み出しに関 する信号)が含まれる。

【0061】画像(特に、動画像)を表示する際には、 半導体表示装置102には画像信号と制御信号が入力さ れる。まず、メモリ部へは画像信号及びメモリのアドレ スや書き込み、読み出しに関する制御信号が入力され、 画像信号はメモリ部120に格納される。メモリ部12 0 に格納された画像データは制御信号によって再び読み 出され、データ線側駆動回路117に送られる。同時 に、データ線側駆動回路117と走査線側駆動回路11 8には、クロック信号やスタートパルスといった制御信 号が入力され、画素部119においてメモリ部120か ら読み出された画像信号が表示される。

12

【0062】静止画像を表示する場合には、半導体表示 装置102へは制御信号だけが入力される。そしてメモ リのアドレス、書き込み、読み出しに関する制御信号に 従って、メモリ部120に格納された画像データが読み 出され、データ線側駆動回路117に送られる。同時 に、データ線側駆動回路117と走査線側駆動回路11 8には、クロック信号やスタートパルスといった制御信 号が入力され、画素部119においてメモリ部120か ら読み出された画像信号を表示する。

【0063】このように本願発明では、静止画像を表示 する場合、画素部を形成する基板上に実装したメモリ部 に格納された画像データを用いることができる。その結 果、上述したように、画素部を形成する基板の外部から は簡単な制御信号が必要となるだけであり、画像信号を 半導体表示装置の外部から送るといった、多量のデータ 転送は不要となる。そして、画素部を形成する基板の外 部において消費される電力を大幅に削減することができ る。場合によっては、消費電力を、画素部を形成する基 板の外部から画像データを入力して表示する場合と比較 して、70[%]以下とすることも可能である。また、画 素部を形成する基板上で消費される電力が、全体の50 [%]以上(好ましくは90[%]以上)とすることも可能で ある。さらに半導体装置101において、半導体表示装 置102と第2の制御回路113を除く回路(第1の制 御回路112、第1のメモリ115、第2のメモリ11 6、CPU114)の全て或は一部分は、完全に電源を 停止することも可能である。このようにして、従来の半 導体装置と比較して、消費電力を大幅に抑えることが可 能となる。

【0064】また本願発明では、画素部を形成する基板 上にメモリ制御回路を一体形成してもよい(実施例1参 照)。このような構成とし、画素を形成する基板上でメ モリ制御回路でメモリのアドレスに関する簡単な計算を 行うことによって、静止画像を表示する場合に半導体表 示装置に入力される制御信号はさらに簡単なものとな る。そして消費電力はさらに低く抑えられる。

【0065】なお、図1に示したメモリ部と画素部と画 素部の駆動回路を一体形成した半導体表示装置は、主と して、ポリシリコン膜を用いたTFTによって構成され 40 るアクティブマトリクス型の表示装置に用いられる。し かし、これらに限定されるものではない。表示装置とし ては、液晶表示装置であっても、自発光層を有する表示 装置(代表的には、EL表示装置)であってもよい。ア クティブマトリクス型液晶表示装置の例としては実施例 3、4を、また、アクティブマトリクス型EL表示装置 の例としては実施例6、7を参照することができる。

【0066】次に図2を参照する。半導体装置201 は、入力端子211、第1の制御回路212、第2の制 御回路213、CPU214、第1のメモリ215、第 50 2のメモリ216、及び半導体表示装置202によって

構成される。半導体装置201は、半導体表示装置202を除いて、図1に示した半導体装置101と同様であり、第2の制御回路からは、画像信号と制御信号(クロック信号、スタートパルス等)以外に、メモリ部を制御する制御信号(メモリのアドレス、書き込み、読み出しに関する信号)が出力される。

13

【0067】また、半導体表示装置202は、メモリ部とデータ線側駆動回路の組(220a、217a)、(220b、217b)、(220c、217c)をそれぞれ同一基板上に形成したデータ線側スティックドライバ(波線で囲んだ部分)222a、222b、222c、走査線側駆動回路218a、218bをそれぞれ備えた走査線側スティックドライバ(波線で囲んだ部分)221a、221b、及び画素部219によって構成される。スティックドライバは、画素部を形成する基板上に実装される。

【0068】そして、半導体表示装置102と同様に、 動画像を表示する際には画像信号と制御信号が、静止画 像を表示する際には制御信号だけが、それぞれ入力さ れ、画素部219において画像が表示される。なお、半 導体表示装置202は、画素部の駆動回路とメモリ部が 複数個のスティックドライバによって、分割されている ため、半導体装置202に入力された信号は、それぞれ のスティックドライバに送られる。例えば、静止画像を 表示する際には、それぞれのデータ線側スティックドラ イバに、メモリのアドレスや書き込み、読み出しに関す る制御信号(メモリ部に入力される)、およびクロック 信号やスタートパルスといった制御信号(データ線側駆 動回路に入力される)が入力され、それぞれの走査線側 スティックドライバに、クロック信号やスタートパルス といった制御信号(走査線側駆動回路に入力される)が 入力される。

【0069】 このように、スティックドライバによって メモリを実装した本実施の形態においても、静止画像を 表示する場合、画素部を形成する基板の外部からは、簡 単な制御信号を入力するだけでよく、画像信号を半導体 表示装置の外部から送るといった、多量のデータ転送に 伴う消費電力は大幅に減少する。場合によっては、消費 電力を、画素部を形成する基板の外部から画像データを 入力して表示する場合と比較して、70 [%]以下とする ことも可能である。また、画素部を形成する基板上で消 費される電力が、全体の50[紀以上(好ましくは90 [%]以上)とすることも可能である。さらに半導体装置 201において、半導体表示装置202と第2の制御回 路213を除く回路(第1の制御回路212、第1のメ モリ215、第2のメモリ216、CPU214)の全 て或は一部分は、完全に電源を停止することも可能であ る。このようにして、従来の半導体装置と比較して、消 費電力を大幅に抑えることが可能となる。

【0070】また、スティックドライバを形成する基板 50 て6[bit]のデジタル信号を用いる場合には、一つの静

上にメモリ制御回路を一体形成してもよい(実施例 1 参照)。スティックドライバ内に設けたメモリ制御回路でメモリのアドレスに関する簡単な計算を行うことによって、静止画像を表示する場合に、画素部を形成する基板へ入力される制御信号はさらに簡単なものとなり、消費電力はさらに低く抑えられる。

【0071】なお、図2に示したメモリ部と画素部の駆動回路を有するスティックドライバを実装した半導体表示装置は、主として、アモルファスシリコン膜を用いたTFTによって構成されるアクティブマトリクス型の表示装置や、パッシブマトリクス型の表示装置に用いられる。表示装置としては、液晶表示装置であっても、自発光層を有する表示装置(代表的には、EL表示装置)であってもよい。アクティブマトリクス型液晶表示装置の例としては実施例3、5を、アクティブマトリクス型EL表示装置の例としては実施例6、8を、パッシブマトリクス型の表示装置の例としては実施例9を参照することができる。

【0072】なお、スティックドライバを形成する基板 20 は、シリコン基板であっても、SOI基板であっても、 絶縁表面を有する基板であってもかまわない。シリコン 基板上またはS○Ⅰ基板上に形成されたスティックドラ イバは小型で高特性である。また、スティックドライバ を、画素部を形成する基板と同じ材料の基板上に形成す ること、液晶表示装置において、対向基板と同じ厚さの 基板上に形成すること、は以下の点で好ましい。まず同 じ材料である場合には、熱膨張率が同じであるため、表 示装置に温度変化が生じても熱応力が生じることはな く、TFTで作製された回路の特性が損なわれることが ない。また、液晶表示装置の対向基板とスティックドラ イバを形成する基板が同じ厚さを有すること二より、半 導体表示装置全体としての薄型化に寄与することができ る。スティックドライバを実装する形態については、実 施例5、8を参照することができる。

【0073】本願発明では、このようにメモリ部を画素 部を形成する基板上に実装する。本願発明によって、静 止画像を表示する場合に消費電力を低く抑えることがで きる半導体表示装置、および半導体表示装置を搭載した 半導体装置が提供される。

【0074】なお、メモリ部は、その用途から、メモリ 全体で少なくとも一つの静止画像全体を格納するだけの 記憶容量を有することが必要である。複数の静止画像を 格納できる記憶容量を有することはさらに望ましい。可 能であれば、短時間の動画像を格納できる記憶容量を有 することも好ましい。

【0075】例えば、階調表示を行わない白黒のEGA 規格の表示装置では一つの静止画像を表示するのに約2 56[kbit]のデータが必要である。また、RGBフルカ ラーのUXGA規格の表示装置において、画像信号として6[bit]のデジタル信号を用いる場合には、一つの静

15

止画像を表示するのに約40[Mbit]のデータが必要とな る。また、同様の表示装置において、1秒間に60フレ ームとして1分程度の動画像を表示する場合にはおよそ 10[Gbit]のデータが必要となる。また、スティックド ライバを実装する半導体表示装置においては、複数個の スティックドライバでデータ線側駆動回路の全体を構成 するため、個々のスティックドライバに内蔵するメモリ 部の容量は一つの静止画像データの容量より小さくても よい。これらのことを考慮すると、メモリ部の容量は1 00 [kbit]以上であることが好ましい。また、動画像を 格納することを考慮した場合には、10[Gbit]程度の記 憶容量を有することが好ましい。勿論、さらに大きな記 憶容量を有していてもよい。また、XGA規格やUXG A 規格の表示装置において、1~数十枚の静止画像のデ ータとワーク領域とを考慮した場合には、メモリ部の容 量が1[Mbit]~128[Mbit]であることが望ましい。

【0076】メモリ部を構成するメモリとしては、SRAM、DRAMまたはEEPROMのいずれであってもよい。SRAMは動作速度が非常に速いが集積密度が低く、DRAMは、動作速度がSRAMに劣るが集積密度 20はSRAMより高い。また、EEPROMは、動作速度がさらに遅いが集積密度が非常に高い、という特徴を有する。これらメモリ部を構成するメモリの例は、実施例  $10\sim13$ を参照することができる。

【0077】また、メモリ部をSRAM、DRAMおよびEEPROMの組み合わせによって構成してもよい。例えば、動作速度の速いSRAMと、集積密度の高いEEPROMからなるメモリ部を設け、SRAMを一時的にデータを格納するバッファとして、またEEPROMをメインメモリとして使用することも可能である(実施例14参照)。

【0078】なお、メモリ部に格納する画像データはデジタル信号であるので、入力される画像信号がアナログ信号である場合には、必要に応じてD/Aコンバータ若しくはA/Dコンバータを設ける必要がある。その場合、D/Aコンバータ若しくはA/Dコンバータはメモリ部を形成する基板上に一体形成することが望ましい。【0079】本実施の形態では、データ線側スティックドライバのみにメモリ部を設ける構成としたが、走査線側スティックドライバ内にメモリ部を設けても構わない。例えば、駆動方法が複雑な場合には、走査線側の駆動信号に関する情報をこのメモリ部に格納することができる。

【0080】本実施の形態では、画像を表示する際に、画像信号をいったんメモリ部に格納した後、画像を表示する構成としたが、本願発明はこれに限定されない。画像信号をメモリ部とデータ線側駆動回路に同時に入力してもよいし、制御信号によってこれらのモードを切り替えてもよい。

【0081】(実施例1)本願発明において、画素部を 50

形成する基板上にメモリ制御回路を実装することも好ま しい。

16

【0082】図5および図6は、メモリ制御回路を有す る半導体表示装置を搭載した半導体装置のブロック図で ある。半導体表示装置を除いた部分は、それぞれ、入力 端子511、611、第1の制御回路512、612、 第2の制御回路513、613、CPU514、61 4、第1のメモリ515、615、第2のメモリ51 6、616によって構成されており、実施の形態で説明 した半導体装置(図1参照)と同様である。図5に示し た半導体表示装置502は、メモリ制御回路517がメ モリ部521、データ線側駆動回路518、走査線側駆 動回路519、及び画素部520と同一基板上に一体形 成している。また、図6に示した半導体表示装置602 は、メモリ制御回路、メモリ部、データ線側駆動回路の 組(620a、621a、617a)、(620b、6 21b, 617b), (620c, 621c, 617 c)がそれぞれ一体形成されているスティックドライバ 623a、623b, 623cを画素部を形成する基板 上に実装している。

【0083】メモリ制御回路の役割は、半導体表示装置の外部からの制御信号を削減することである。例えば、メモリのアドレスの計算を行う回路を設けることによって、半導体表示装置の外部から送られてくるメモリのアドレスに関する制御信号を簡単なものにすることができる。また、メモリ部の制御だけに限定されず、走査線側駆動回路やデータ線側駆動回路の制御信号をより簡単にするための回路を含んでいても良い。メモリ制御回路は、半導体表示装置の外部からの制御信号を簡単化できる回路であればどのような公知の回路を含んでいてもよい。

【0084】このようにメモリ制御回路を半導体表示装置、特に画素を形成する基板上に実装することによって、静止画像を表示する場合に、消費電力の小さい半導体表示装置、および半導体表示装置を搭載した半導体装置が提供される。

【0085】なお、メモリ部とメモリ制御回路と画素部と画素部の駆動回路とを一体形成した半導体表示装置(図5)は、主として、ポリシリコン膜を用いたTFTによって構成されるアクティブマトリクス型の表示装置に用いられる。また、メモリ部とメモリ制御回路と画素部の駆動回路とを有するスティックドライバを、画素部を形成する基板上に実装した半導体表示装置(図6)は、主として、アモルファスシリコン膜を用いたTFTによって構成されるアクティブマトリクス型の表示装置や、パッシブマトリクス型の表示装置に用いられる。表示装置としては、液晶表示装置であっても、自発光層を有する表示装置(代表的には、EL表示装置)であってもよい。

【0086】(実施例2)実施の形態で説明した半導体

考えることもできる。本実施例では、2つの独立した半 導体装置のうち、半導体表示装置を含む半導体装置につ いて説明を行う。説明には、図7および図8を用いる。 【0087】図7に示した半導体装置701は、入力端 子711、制御回路712、半導体表示装置702によ って構成される。半導体表示装置702において、メモ リ部714は、画素部717、データ線側駆動回路71 5および走査線側駆動回路716と同一基板上に一体形 成されている。一方、図8に示した半導体装置801 は、入力端子803、制御回路804、半導体表示装置 802によって構成される。半導体表示装置802は、 メモリ部820a、820b、820cとデータ線側駆 動回路817a、817b,817cを、スティックド ライバによって画素部を形成する基板上に実装したもの である。データ線側スティックドライバ822a、82 2b, 822cを構成するメモリ部及びデータ線側駆動

回路(820a、817a)、(820b、817b) および(820c、817c)は、それぞれ同一基板上

に形成されている。また、走査線側駆動回路818a、

818 b もスティックドライバによって画素部を形成す

る基板上に実装されている。

17

装置(図1及び図2)は、2つの独立した半導体装置と

【0088】本実施例に示した半導体装置は、半導体表示装置の他に、画像信号のフォーマットを変換できる制御回路を有する。図7において、半導体装置701には、色信号、輝度信号、調整用の信号といった画像信号と制御信号が入力される。半導体装置701に入力された画像信号と制御信号は、入力端子711を経て制御回路712に入力され、半導体表示装置702に適した画像フォーマットに変換される。半導体装置702には、図1に示した半導体表示装置(実施の形態参照)に入力される画像信号と制御信号と同様な信号が入力され、画素部717において画像が表示される。半導体装置801においても全く同様である。なお、制御回路は、画素部とは別のチップで構成される。

【0089】このような半導体装置においても、静止画像を表示する場合、画素部を形成する基板上に実装したメモリ部に格納された画像データを用いることができるため、画像信号を半導体表示装置の外部から送るといった、多量のデータ転送に伴う消費電力を大幅に削減することができる。場合によっては、第1の半導体装置に画層信号と制御信号を供給する第2の半導体装置の全体で消費される電力は、画像データを第2の半導体表示装置から供給して表示する場合と比較して、70[別以下とすることも可能である。また、第1の半導体表示装置で消費される電力が、全体の50[別以上(好ましくは90[別以上)とすることも可能である。さらに第2の半導体装置を用いずに、第1の半導体装置単独で静止画像を表示することも可能である。

【0090】本実施例は、液晶ディスプレイ、ELディスプレイ等に応用することができる。また、本実施例は実施例1と組み合わせることができる。つまり、図7及び図8に示した半導体装置において、メモリ制御回路を半導体表示装置に実装しても良い。

18

【0091】(実施例3)本実施例では、本願発明をアクティブマトリクス型液晶表示装置に応用した例について述べる。説明には図9を用いる。

【0092】図9(A)はアクティブマトリクス型液晶表示装置のブロック図である。図9(A)に示したアクティブマトリクス型液晶表示装置は、画素904がマトリクス状に配置された画素部901と、データ線側駆動回路902と、走査線側駆動回路903と、メモリ部905とを有する。また、データ線側駆動回路902にはデータ線906が接続され、走査線側駆動回路903には走査線907が接続されている。容量線908にはコモン電位が与えられている。

【0093】なお、画素部901、データ線側駆動回路902、走査線側駆動回路903およびメモリ部905は同一基板上に形成されていても良いし、データ線側駆動回路902、メモリ部905および走査線側駆動回路903が、実施の形態で説明したスティックドライバによって画素部を形成する基板上に実装されていても良い

【0094】図9(B)は、画素部901を構成する画素904の回路図を示したものである。画素904は、スイッチング用TFT911、液晶素子914およびコンデンサ915を有し、スイッチング用TFT911のゲート電極は走査線907に、ソース・ドレイン電極の一方がデータ線906に接続されている。スイッチング用TFT911のソース・ドレイン電極の残る一方は、液晶914およびコンデンサ915に接続されている。また、液晶素子914の残る一方の電極は対向電極916に接続され、コンデンサ915の残る一方の電極は容量線908に接続されている。

【0095】なお、容量線908を設けずに、コンデンサ915の電極の一方を対向電極916に接続しても構わない。さらに、コンデンサ915を設けなくても良い。また、スイッチング用TFT911はnチャネル型TFTでもpチャネル型TFTでもよい。

【0096】本実施例は、実施例1および2のいずれの構成を組み合わせても良い。 つまり、本実施例の半導体表示装置に実施例1で説明した制御回路を設けても良いし、本実施例の半導体表示装置を実施例2の半導体装置に搭載しても良い。

【0097】(実施例4)本実施例では、本願発明を応用したアクティブマトリクス型液晶表示装置の上面図と断面図について説明を行う。

【0098】図10(A)は、液晶の封入まで行った状 50 態を示すアクティブマトリクス型液晶表示装置の上面図 である。図10(A)において、第1の基板1001上には、画素部1002、走査線側駆動回路1003、データ線側駆動回路1004、メモリ部1005、配線1006が形成されている。第1の基板1001と第2の基板1009とはシール材1008によって貼り合わされ、シール材1008で囲まれた2つの基板の間には液晶が封入されている(図10(B)の液晶層1010を参照)。

【0099】配線1006は、走査線側駆動回路1003、データ線側駆動回路1004、メモリ部1005、及び画素部1002に入力される信号を伝達するための接続配線であり、外部の半導体装置との接続端子となるFPC(フレキシブルプリントサーキット)1007から画像信号や制御信号を受け取る。

【0100】次に、図10(A)をA-A'で切断した断面に相当する断面図を図10(B)に示す。なお、図10(A)、(B)では同一の部位に同一の符号を用いている。

【0101】図10(B)において、第1の基板1001上には画素部1002、走査線側駆動回路1003、配線1006が形成されている。画素部1002は液晶層に印加する電圧を制御するためのTFT(スイッチング用TFTという)、及びそのドレイン領域に電気的に接続されたコンデンサ、画素電極等を含む複数の画素により形成されている(図示せず)。また、走査線側駆動回路1003はn チャネル型TFTとを相補的に組み合わせたCMOS回路を用いて形成されている。また、第2の基板1009上には、カラーフィルタ、貝柱スペーサ、オーバーコート層、対向電極等が形成されている。

【0102】図10(B)に示した液晶表示装置は、上述した第1の基板1001及び第2の基板1009をシール材1008で貼り合わせ、第1の基板1001と第2の基板1009とシール材1008で囲まれた領域内に液晶を注入し(液晶層1010の形成)、配線1006とFPC1007を導電性材料1011を用いて電気的に接続したものである。

【0103】なお、液晶材料には公知の液晶材料を用いれば良い。2つの基板の間隔は、第2の基板に設けられた貝柱スペーサによって決まるが、ネマチック液晶の場合には $1\sim4$  [ $\mu$ m]とする。また、シール材1008の露呈部及びFPC809の一部を覆うように第2のシール材を設けてもよい。

【0104】なお、本実施例の構成は、実施例1~3のいずれの構成とも自由に組み合わせることが可能である。

【0105】(実施例5)本願発明は、スティックドライバを用いたアクティブマトリクス型液晶表示装置にも応用することができる。

【0 1 0 6】図 1 1 (A) は、液晶の封入まで行った状 態を示すアクティブマトリクス型液晶表示装置の上面図 である。図11(A)において、第1の基板1101上 には、画素部1102、配線1106及び引き出し線1 110が形成され、また、走査線側スティックドライバ 1111a、1111b及びデータ線側スティックドラ イバ1112a、1112b、1112cが実装されて いる。走査線側スティックドライバ11111 a、111 1 bは、走査線側駆動回路1103a、1103bをそ 10 れぞれ有しており、データ線側スティックドライバ11 12a、1112b、1112cは、走査線側駆動回路 とメモリ部 (1104a、1105a)、(1104 b、1105b) 及び(1104c、1105c) をそ れぞれ有している。また、第1の基板1101と第2の 基板1109とはシール材1108によって貼り合わさ れ、シール材1108で囲まれた2つの基板の間には液 晶が封入されている(図11(B)の液晶層1113を 参照)。

20

【0107】配線1106は、走査線側スティックドライバ1111a、1111b、データ線側スティックドライバ1112a、1112b、1112c、及び画素部1102に入力される信号を伝達するための接続配線であり、外部の半導体装置との接続端子となるFPC(フレキシブルプリントサーキット)1107から画像信号や制御信号を受け取る。また引き出し線1110は、走査線側スティックドライバ1111a、1111bおよびデータ線側スティックドライバ1112a、1112b、1112cからの出力信号を画素部1102に入力するための配線である。

【0108】次に、図11(A)をA-A'で切断した 断面に相当する断面図を図11(B)に示す。なお、図 11(A)、(B)では同一の部位に同一の符号を用い ている。

【0109】図11(B)において、第1の基板110 1上には画素部1102、配線1106、引き出し線1 110が形成され、走査線側スティックドライバ111 1aが実装されている。

【0110】 このうち、2つの基板が貼り合わされている領域は、図10(B) 示した断面図(実施例4参照)と同様、第1の基板1101と第2の基板1109がシール材1108によって張り合わせられ、その間には液晶層1113が形成されている。

【0111】また、配線1106の一方の端とFPC1107とは異方性導電材で接着されている。異方性導電材は樹脂1115と表面にAuなどがメッキされた数十~数百[ $\mu$ m]径の導電性粒子1114から成り、導電性粒子1114により配線1106とFPC1107とが電気的に接続されている。

【0112】なお、シール材1108の露呈部、FPC 50 1107の一部、走査線側スティックドライバ1111

a、1111bの一部、及びデータ線側スティックドラ イバ1112a、1112b、1112cの一部を覆う ように第2のシール材を設けてもよい。

【0113】ここで、スティックドライバとその実装方 法について簡単に述べる。図11(B)には走査線側ス ティックドライバ1111aの断面図が示されており、 走査線側駆動回路1103aと入出力端子1116を有 する。そして、走査線側スティックドライバ1111a は、FPC1107と配線1106の接続方法と同様な 方法によって実装されている。つまり、走査線側スティ ックドライバ1111aは異方性導電材で第1の基板1 101に接着され、走査線側スティックドライバ111 1 a に設けられた入出力端子1116は、樹脂1115 中に混入された導電性粒子1114により、引出線11 10及び配線1106と電気的に接続されている。

【0114】上述した実装方法は、本実施例の半導体装 置に実装されている全てのスティックドライバにも用い られる。また、スティックドライバの実装方法は図11 (B)に示した方法に限定されるものではなく、ここで 説明した以外にも公知のCOG方法やワイヤボンディン グ方法、或いはTAB方法を用いることが可能である。

【0115】なお、スティックドライバは、シリコン基 板、SOI基板、絶縁表面を有する基板のいずれの基板 上に形成されていても構わない。特に、スティックドラ イバが第2の基板1109と同じ厚さを有する場合、表 示装置全体としての薄型化に寄与することができる点で 好ましい。また、スティックドライバが第1の基板11 01と同じ材料からなる場合、液晶表示装置に温度変化 が生じても熱応力が発生することなく、TFTで作製さ れた回路の特性を損なうことはないという点で好まし V10

【0116】なお、本実施例の構成は、実施例1~3の いずれの構成とも自由に組み合わせることが可能であ る。

【0117】(実施例6)本実施例では、本願発明をア クティブマトリクス型 E L 表示装置に応用した例につい て述べる。説明には図12を用いる。

【0118】図12(A)はアクティブマトリクス型E L表示装置のブロック図である。図12(A)に示した アクティブマトリクス型 E L 表示装置は、画素 1 2 0 4 がマトリクス状に配置された画素部1201と、データ 線側駆動回路1202と、走査線側駆動回路1203と を有する。また、データ線側駆動回路1202にはデー タ線1206が接続され、走査線側駆動回路1203に は走査線1207が接続されている。電源供給線120 8には所定の電位が与えられている。

【0119】なお、画素部1201、データ線側駆動回 路1202、走査線側駆動回路1203およびメモリ部 1205は同一基板上に形成されていても良いし、デー タ線側駆動回路1202、メモリ部1205および走査 50 は画素部1301および走査線側駆動回路1303が形

線側駆動回路1203が、実施の形態で説明したスティ ックドライバによって画素部を形成する基板上に実装さ れていても良い。

22

【0120】図12(B)は、画素部1201を構成す る画素1204の回路図を示したものである。画素12 04は、スイッチング用TFT1211、EL駆動用T FT1214、EL素子1216を有し、スイッチング 用TFT1211のゲート電極は走査線1207に、ソ ース・ドレイン電極の一方がデータ線1206に接続さ 10 れている。スイッチング用TFT1211のソース・ド レイン電極の残る一方は、EL駆動用TFT1214の ゲート電極に接続されている。また、EL駆動用TFT 1214のソース電極が電源供給線1208に、ドレイ ン電極がEL素子1216に接続されている。EL素子 1216のもう一方の電極は対向電極1217に接続さ れている。

【O 1 2 1】なお、E L 駆動用 T F T 1 2 1 4 のゲート 電極と電源供給線1208の間にコンデンサを設けても よい。また、EL駆動用TFTとしてnチャネル型TF Tを用いる。スイッチング用TFT1211はnチャネ ル型TFTでもpチャネル型TFTでもよい。

【0122】本実施例は、実施例1および2のいずれの 構成を組み合わせても良い。 つまり、本実施例の半導 体表示装置に実施例1で説明した制御回路を設けても良 いし、本実施例の半導体表示装置を実施例2の半導体装 置に搭載しても良い。

【0123】(実施例7)本実施例では、本願発明を応 用したアクティブマトリクス型EL表示装置の上面図と 断面図について説明を行う。

【0124】図13(A)は、EL素子の封入まで行っ た状態を示すアクティブマトリクス型EL表示装置の上 面図である。図13(A)において、基板1301上に は、画素部1302、走査線側駆動回路1303、デー タ線側駆動回路1304、メモリ部1305、配線13 06が形成されている。また、1309はカバー材、1 308はシール材であり、シール材1308で囲まれた カバー材1309と基板1301との間の領域には充填 材1310(図13(B)参照)が設けられている。

【0125】配線1306は、走査線側駆動回路130 3、データ線側駆動回路1304、メモリ部1305、 及び画素部1302に入力される信号を伝達するための 接続配線であり、外部機器との接続端子となるFPC (フレキシブルプリントサーキット) 1307から画像 信号や制御信号を受け取る。

【0126】ここで、図13(A)をA-A'で切断し た断面に相当する断面図を図13(B)に示す。なお、 図13(A)、(B)では同一の部位に同一の符号を用 いている。

【0127】図13 (B) において、基板1301上に

成されている。画素部1301はスイッチング用TF T、EL駆動用TFT、及び画素電極等を含む複数の画 素により形成される。各画素は画素電極の下にカラーフ ィルタを有していてもよい。画素電極上には、開口部を 有するように絶縁膜が形成され、その上にEL層、及び 対向電極が形成される。対向電極は全ての画素に共通で あり、配線1306を経由してFPC1307に電気的 に接続されている。また、走査線側駆動回路1303は nチャネル型TFTとpチャネル型TFTとを相補的に 組み合わせたСМОЅ回路を用いて形成される。

【0128】図13(B)に示したEL表示装置は、上 述した基板1301にシール材1308を形成し、スペ ーサを散布後カバー材1309と貼り合わせ、基板13 01とカバー材1309とシール材1308で囲まれた 領域内に充填材11310を注入したものである。配線 1306とFPC1307とは導電性材料1311を用 いて電気的に接続されている。

【0129】なお、EL層4029は公知のEL材料 (正孔注入層、正孔輸送層、発光層、電子輸送層または 電子注入層)を自由に組み合わせて積層構造または単層 構造とすれば良い。EL材料として有機材料だけでなく 無機材料を用いることができる。カバー材1309は、 基板1301と同じ材料からなる板を用いればよい。ま た、シール材1308の露呈部及びFPC1307の一 部を覆うように第2のシール材(図示せず)を設けても よい。

【0130】なお、本実施例の構成は、実施例1、2、 6のいずれの構成とも自由に組み合わせることが可能で ある。

【0131】(実施例8)本願発明は、スティックドラ イバを用いたアクティブマトリクス型EL表示装置にも 応用することができる。

【0132】図14(A)は、EL素子の封入まで行っ た状態を示すアクティブマトリクス型EL表示装置の上 面図である。図14(A)において、基板1401上に は、画素部1402、配線1406及び引き出し線14 10が形成され、また、走査線側スティックドライバ1 411a、1411b及びデータ線側スティックドライ バ1412a、1412b、1412cが実装されてい る。走査線側スティックドライバ1411a、1411 bは、走査線側駆動回路1403a、1403bをそれ ぞれ有しており、データ線側スティックドライバ141 2a、1412b、1412cは、走査線側駆動回路と メモリ部(1404a、1405a)、(1404b、 1405b) 及び(1404c、1405c) をそれぞ れ有している。また、1409はカバー材、1408は シール材であり、シール材1408で囲まれたカバー材 と基板との間の領域には充填材1410 (図14 (B) 参照)が設けられている。

イバ1411a、1411b、データ線側スティックド ライバ1412a、1412b、1412c、及び画素 部1402に入力される信号を伝達するための接続配線 であり、外部の半導体装置との接続端子となるFPC

24

(フレキシブルプリントサーキット) 1407から画像 信号や制御信号を受け取る。また引き出し線1410 は、走査線側スティックドライバ1411a、1411 bおよびデータ線側スティックドライバ1412a、1 412b、1412cからの出力信号を画素部1402 10 に入力するための配線である。

【0134】次に、図14(A)をA-A'で切断した 断面に相当する断面図を図14(B)に示す。なお、図 14(A)、(B)では同一の部位に同一の符号を用い ている。

【0135】図14(B)において、基板1401上に は画素部1402、配線1406、引き出し線1410 が形成され、走査線側スティックドライバ1411aが 実装されている。

【0136】このうち、2つの基板が貼り合わされてい る領域は、図13(B)に示した断面図(実施例7)と 同様、基板1401とカバー材1409がシール材によ って張り合わせられ、その間には充填材1413が充填 されている。なお、カバー材1409としては、基板1 401と同じ材料の板を用いるとよい。

【0137】また、配線1406の一方の端とFPC1 407とは異方性導電材で接着されている。異方性導電 材は樹脂1415と表面にAuなどがメッキされた数十 ~数百[µm]径の導電性粒子1414から成り、導電性 粒子1414により配線1406とFPC1407とが 電気的に接続されている。

【0138】なお、シール材1408の露呈部、FPC 1407の一部、走査線側スティックドライバ1411 a、1411bの一部、及びデータ線側スティックドラ イバ1412a、1412b、1412cの一部を覆う ように第2のシール材を設けてもよい。

【0139】スティックドライバの実装方法について は、実施例5で説明した内容と全く同様な方法を用いれ ばよい。図14(B)には走査線側スティックドライバ 1411aの断面図が示されており、走査線側駆動回路 1403aと入出力端子1416を有する。また、走査 線側スティックドライバ1411aは異方性導電材で基 板1401に接着され、走査線側スティックドライバ1 411aに設けられた入出力端子1416は、樹脂14 15中に混入された導電性粒子1414により、引出線 1410及び配線1406と電気的に接続されている。 【0140】上述した実装方法は本実施例の半導体装置 に実装されている全てのスティックドライバにも用いら れる。また、スティックドライバの実装方法は図14

(B) に示した方法に限定されるものではなく、ここで 【0133】配線1406は、走査線側スティックドラ 50 説明した以外にも公知のCOG方法やワイヤボンディン

グ方法、或いはTAB方法を用いることが可能である。 【0141】なお、スティックドライバは、シリコン基 板、SOI基板、絶縁表面を有する基板のいずれの基板 上に形成されても構わない。特に、スティックドライバ がカバー材と同じ厚さを有する場合、表示装置全体とし ての薄型化に寄与することができる点で好ましい。ま た、スティックドライバが基板1401と同じ材料から なる場合、EL表示装置に温度変化が生じても熱応力が 発生することなく、TFTで作製された回路の特性を損

25

【0142】なお、本実施例の構成は、実施例1、2、 6のいずれの構成とも自由に組み合わせることが可能で ある。

なうことはないという点で好ましい。

【0143】 (実施例9) 本願発明は、パッシブマトリ クス型の表示装置に応用することも可能である。

【O 1 4 4】図15(A)はパッシブマトリクス型の表 示装置のブロック図である。図15(A)に示したパッ シブマトリクス型の表示装置は、画素部1501と、デ ータ線側駆動回路1502と、走査線側駆動回路150 3と、メモリ部1505とを有する。画素部は1501 は、データ線側駆動回路1502に接続されているデー タ線1506と、走査線側駆動回路1503に接続され ている走査線1507と、がクロスして形成される。

【0145】なお、データ線と走査線とは液晶層または 自発光層を挟んで上下に形成されており、液晶表示装置 の場合は、第1の基板と第2の基板上にそれぞれ形成さ れ、EL表示装置の場合は、基板上にデータ線、EL 層、走査線が積層して形成される。

【0146】データ線側駆動回路1502と走査線側駆 動回路1503とメモリ部1505とは、画素部を形成 する基板上に、直接形成されても良いし、スティックド ライバによって実装されて良い。

【0147】図15 (B) には、一例として、スティッ クドライバを用いたパッシブマトリクス型液晶表示装置 を示す。図15(B)において、第1の基板1511及 び第2の基板1512にはそれぞれデータ線側スティッ クドライバ1514、走査線側スティックドライバ15 15が実装されている。画素領域1513は、第1の基 板側1511に形成された複数のデータ線と、第2の基 板側に形成された複数の走査線とが交差して形成され

【0148】図示しないが、第1の基板に実装された走 査線側スティックドライバは、走査線側駆動回路を有し ており、走査線及び配線を経由してFPCに接続されて いる。また、第2の基板上に実装されたデータ線側ステ ィックドライバは、データ線側駆動回路とメモリ部とを 有しており、データ線及び配線を経由してFPCに接続 されている。液晶層は、第1の基板と第2の基板との間 に形成されている。

素部を形成する基板と同じ厚さと材質を有するものであ ることが好ましい。勿論、シリコン基板、SOI基板、 及び絶縁表面を有する基板のいずれの基板上に形成され ていても構わない。

26

【0150】なお、本実施例の構成は、実施例1、2の いずれの構成を組み合わせても良い。 つまり、本実施 例の半導体表示装置に実施例1で説明した制御回路を設 けても良いし、本実施例の半導体表示装置を実施例2の 半導体装置に搭載しても良い。

【0151】(実施例10)本願発明において、メモリ 部を構成するメモリは、SRAM、DRAM、及びEE PROMのいずれであっても構わない。本実施例では、 メモリ部のブロック図と基本的な動作に関する説明を行

【0152】図16は、本願発明を構成するメモリ部の ブロック図の一例である。図16において、メモリ部 は、それぞれ1ビットのデータを記憶することができる メモリセルがマトリクス状に配置されたメモリセルアレ イ1602、Xアドレスデコーダ1603、Yアドレス デコーダ1604、マルチプレクサ1606、書き込み 回路1605、読み出し回路1607、および他の周辺 回路1608、1609によって構成される。メモリ部 は、SRAM、DRAM、及びEEPROMのいずれで あってもよく、用途に応じたメモリセル、書き込み回 路、読み出し回路、周辺回路等が選ばれる。Xアドレス デコーダ1603とマルチプレクサ1606には複数の ビット線1611が接続されており、Yアドレスデコー ダ1604には複数のワード線1610が接続されてい る。また、各メモリセルはワード線とビット線に接続さ れている。他の周辺回路には、アドレスバッファ回路、 コントロールロジック回路、冗長回路、等が含まれ、必 要に応じて設けられる。また、読み出し回路には、セン スアンプが設けられることが好ましい。

【0153】各メモリセルに関しては、実施例11~1 3を参照することができる。また、その他の回路に関し ては、公知の回路構造を用いれば良い。

【0154】次に、メモリ部の基本動作について述べ る。まず、メモリ部の外部からメモリセルのアドレス情 報が入力されると、Xアドレスデコーダ及びYアドレス 40 デコーダによって、一本のワード線と一本のビット線が 選択され、一つのメモリセルが選択される。また同時 に、メモリ部の外部からの制御信号によって、読み出し 動作と書き込み動作のいずれかが選択される。読み出し 動作を行う場合には、選択されたメモリセルに接続され るビット線が読み出し回路と接続され、外部に出力され る。また、書き込み動作を行う場合には、選択されたメ モリセルに接続されるビット線が書き込み回路と接続さ れ、入力データがビット線を介してメモリセルに書き込 まれる。

【0149】スティックドライバを形成する基板は、画 50 【0155】上述した動作は、SRAM、DRAM、及

10 る。

びEEPROMのいずれのメモリにおいてもおよそ共通 である。なお、メモリの種類によっては各メモリセルに ビット線対が接続される場合もある。この場合、メモリ セルの選択は、一本のワード線と一対のビット線の選択 によって行われる。また、EEPROMにおいては、書 き込み動作と読み出し動作の他に、消去動作が行われ る。各メモリに個別の読み出し動作や書き込み動作、或 は消去動作に関しては、それぞれの回路構造に適した公 知の動作方法を用いると良い。

27

【0156】本願発明において、メモリ部は画素部を形 成する基板上に形成されるか、スティックドライバを構 成する基板上に形成される。メモリ部は実装される形態 に応じて、バルクシリコン基板、SOI基板、及び絶縁 表面を有する基板のいずれの基板上に形成されても構わ ない。

【0157】本実施例は、実施例1~9のいずれの構成 と組み合わせても良い。

【0158】(実施例11)本願発明において、メモリ 部を構成するメモリは、SRAM、DRAM、及びEE PROMのいずれであっても構わない。本実施例では、 メモリ部としてSRAMを用いる場合について述べる。

【O 1 5 9】SRAMはDRAMやEEPROMと比較 して、書き込み速度が非常に速いという特性を有する。 また、入力されたデータは電源を切らない限り、次のデ ータが入力されるまで保持されるため、DRAMで必要 とされるリフレッシュ動作は必要ない。また、SRAM はトランジスタのみを用いて形成することが可能なた め、作製の工程を増加することなく、SRAMを画素部 および画素部の駆動回路と一体形成することが可能であ

【0160】図17 (A) 及び図17 (B) に、SRA Mのメモリセルの一例を示す。

【0161】図17(A)において、メモリセルは、2 つの p チャネル型トランジスタ1701、1703と2 つのnチャネル型トランジスタ1702、1704とを 有するフリップフロップ1707と2個のスイッチング 用トランジスタ1705、1706とからなる。

【0162】フリップフロップ1707において、pチ ャネル型トランジスタ1701、1703のソース領域 は高電圧側のVddに、 n チャネル型トランジスタ17 02、1704のソース領域は低電圧側のVssに、そ れぞれ接続されている。pチャネル型トランジスタ17 01とnチャネル型トランジスタ1702は対になって おり、pチャネル型トランジスタ1703とnチャネル 型トランジスタ1704は対になっている。対になった pチャネル型トランジスタとnチャネル型トランジスタ は、そのドレイン領域が互いに接続されている。また対 になったpチャネル型トランジスタとnチャネル型トラ ンジスタは、そのゲート電極が互いに接続されている。 そして互いに一方の対のpチャネル型及びnチャネル型 50 Wとビット線対(B1、B2)が選択されると、スイッ

トランジスタのドレイン領域が、もう一方の対のpチャ ネル型及びnチャネル型トランジスタのゲート電極と電 気的に接続されている。そしてpチャネル型1701と nチャネル型トランジスタ1702のドレイン領域(電 位をV1とする)はスイッチング用トランジスタ170 5のソース・ドレイン領域の一方に、pチャネル型17 03とnチャネル型トランジスタ1704のドレイン領 域 (電位をV2とする)はスイッチング用トランジスタ 1706のソース・ドレイン領域の一方に接続されてい

28

【0163】フリップフロップ1707は、電位V1と V 2が反転した電位となるように設計されている。つま り、電位V1がVddである場合には、電位V2はVs sとなり、電位 V 2 が V s s である場合には、電位 V 1 はVddとなる。

【0164】そして、メモリセルに接続されるワード線 Wとビット線対(B1、B2)が選択されると、スイッ チング用トランジスタ1705と1706がオンの状態 となり、書き込み時には、ビット線対(B1、B2)に 入力される信号がフリップフロップ1707に書き込ま れ、読み出し時には、フリップフロップ1707の電位 V1とV2がビット線対(B1、B2)を経て読み出さ れる。

【0165】次に、図17(A)に示したメモリセルと は異なるメモリセルを図17(B)に示す。図17 (B) において、メモリセルは2つのnチャネル型トラ ンジスタ1711、1713と2つの抵抗1712、1 714とを有するフリップフロップ1717と、2個の スイッチング用トランジスタ1715、1716からな

【0166】フリップロップ1717において、nチャ ネル型トランジスタ1711、1713のドレイン領域 は抵抗1712、1714を介して高電圧側のVdd に、ソース領域は低電圧側のVssにそれぞれ接続され ている。nチャネル型トランジスタのドレイン領域は、 互いに他のnチャネル型トランジスタのゲート電極と電 気的に接続されている。そしてnチャネル型トランジス タ1711のドレイン領域(電位をV3とする)はスイ ッチング用トランジスタ1715のソース・ドレイン領 域の一方に、nチャネル型トランジスタ1713のドレ イン領域(電位をV4とする)はスイッチング用トラン ジスタ1716のソース・ドレイン領域の一方に接続さ れている。

【0167】フリップフロップ1717は、電位V3と V4とが反転した電位となるように設計されている。つ まり、電位V3がVddである場合には、電位V4はV s s となり、電位 V 4 が V s s である場合には、電位 V 3はVddとなる。

【0168】そして、メモリセルに接続されるワード線

30

チング用トランジスタ1715と1716がオンの状態となり、書き込み時には、ビット線対(B1、B2)に入力される信号がフリップフロップ1717に書き込まれ、読みだし時には、フリップフロップ1717の電位 V1とV2がビット線対(B1、B2)に読み出される

【0.169】なお、SRAMのメモリセルは、図18に示したものに限られるわけではない。他の公知のSRAMのメモリセルであっても構わない。

【0170】本実施例は、実施例1~10のいずれの構成と組み合わせても良い。

【0171】(実施例12)本願発明において、メモリ部を構成するメモリは、SRAM、DRAM、及びEEPROMのいずれであっても構わない。本実施例では、メモリ部としてDRAMを用いる場合について述べる。【0172】DRAMは、後述するようにメモリセルが一つのトランジスタと一つのキャパシタからなるため、SRAMと比較して小面積のメモリセルを実現することができる。その結果、SRAMと比して大容量かつ低コストのメモリを実現することができる。また、動作速度は、SRAMには劣るが、EEPROMよりも優れている。DRAMはトランジスタとキャパシタを用いて形成することが可能なため、キャパシタの形成プロセスを加えるだけで、DRAMを画素部および画素部の駆動回路と一体形成することが可能である。

【0173】図18に、DRAMのメモリセルの一例を示す。図18において、メモリセルは、電荷を蓄えるためのキャパシタ1802と、電荷の充放電を制御するスイッチング用トランジスタ1801からなる。スイッチング用トランジスタ1801が一ト電極はワード線Wに、ソース・ドレイン領域の一方はビット線Bに、ソース・ドレイン領域の残る一方はキャパシタ1802に接続されている。キャパシタ1802の残る一方の電極には基準電位が与えられている。

【0174】DRAMは、メモリセルを構成するキャパシタに電荷がある状態とない状態によって、1ビットの情報を格納する。データの書き込みは、ワード線Wに接続されるスイッチング用トランジスタ1801をオンの状態として、ビット線Bの電位を高電位または低電位とすることで、メモリセルのキャパシタ1802に蓄積される電荷量を制御する。一方、データの読み出しは、ワード線Wに接続されるスイッチング用トランジスタをオンの状態1801として、メモリセルのキャパシタ1802の容量とビット線Bの電位の変化を、センスアンプを有する読み出し回路で検出する。

【0175】なお、DRAMでは、スイッチング用TF されている。ソース・ドレイン領域の残る V0が与えられている。メモリトランジス 時間のうちに消失してしまう。DRAMではこれを防ぐ v0が与えられている。メモリトランジス v7 かがた実施例では、v8 かが本実施例では、v9 かが本実施列では、v9 かが来なかがない。

うリフレッシュ動作が必要となる。

【0176】なお、DRAMを構成するメモリセルの構造(特にキャパシタの構造)は、公知の構造を用いればよい。

【0177】本実施例は、実施例1~10のいずれの構成と組み合わせても良い。

【O178】(実施例13)本願発明において、メモリ部を構成するメモリは、SRAM、DRAM、及びEEPROMのいずれであっても構わない。本実施例では、メモリ部としてEEPROMを用いる場合について述べる。

【0179】EEPROMは、SRAMやDRAMと異なり、不揮発性のメモリである。このため、EEPRO Mを本願発明におけるメモリ部に用いた場合には、電源を切った状態においても記憶を消失することはなく、電源を切る以前の静止画像を再表示することが可能である。EEPROMは、書き込み動作が遅いという欠点があるが、メモリセルを一つのメモリトランジスタによって構成することができる。その結果、SRAMやDRA Mと比べてメモリセルの面積を小さくすることができ、記憶容量の大きなメモリを実現することが可能となる。

【0180】EEPROMはメモリトランジスタによって形成されるが、代表的なメモリトランジスタとしては、フローティングゲート電極を有するメモリトランジスタが挙げられる。この場合、作製工程においては、フローティングゲート電極を形成する工程を加えることによって、EEPROMを画素部および画素部の駆動回路と一体形成することが可能である。

【0181】EEPROMは、1ビット毎の動作が可能なフル機能EEPROMと、消去動作をブロック毎に行うフラッシュメモリとに分類される。フラッシュメモリはさらに、NOR型、NAND型といったいくつかの種類に分けられる。フル機能EEPROMはメモリセルは2つのメモリトランジスタにより構成されるため大容量化には適さないが、高機能を有する。一方、フラッシュメモリはメモリセルが1つのメモリトランジスタによって構成されるため、高い集積密度を実現することができる。勿論、本願発明において、メモリ部にEEPROMを用いる場合には、上述したEEPROMを含む、公知のいずれのEEPROMを用いても構わない。

【0182】図19には、EEPROMの一例として、NOR型フラッシュメモリのメモリセルの回路図を示す。図19において、メモリセルは一つのメモリトランジスタ1901によって構成される。メモリトランジスタのコントロールゲート電極はワード線Wに接続されており、ソース・ドレイン領域の一方はビット線Bに接続されている。ソース・ドレイン領域の残る一方には電位VOが与えられている。メモリトランジスタ1901は nチャネル型であっても pチャネル型であっても構わないが本実施例では、nチャネル型とする。

【O183】EEPROMは、メモリセルを構成するメ モリトランジスタのフローティングゲート電極に電荷が ある状態とない状態によって、1ビットの情報を格納す る。以下に、基本的な書き込み、読み出し、及び消去動 作について述べる。

【0184】メモリトランジスタ1901にデータを書 き込む場合は、電位VOをGNDとし、ビット線Bとワ ード線Wに、それぞれ正の高電圧(例えば20[V])を 印加する。その結果、インパクトイオン化によって発生 したホットエレクトロンがフローティングゲート電極に 注入され書き込みが行われる。メモリトランジスタのし きい値電圧は、フローティングゲート電極に蓄積された 電荷量に依存して変化する。

【0185】メモリトランジスタ1901に記憶された データを読み出す場合には、電位VOをGNDとし、ワ ード線Wに所定の電圧(後述)を印加する。そして、メ モリトランジスタ1901のフローティングゲート電極 に電荷が蓄積されている場合と蓄積されていない場合の しきい値電圧に対応して、メモリセルに記憶されている データをビット線Bから読み出す。

【0186】なお、所定の電圧は、消去された状態(フ ローティングゲート電極に電子が蓄積されていない状 態)におけるしきい値電圧と書き込まれた状態(フロー ティングゲート電極に電子が蓄積された状態) における しきい値電圧の間に設定すればよい。例えば、消去され た状態のメモリTFTがO. 5[V]以上3. 5[V]以下の しきい値電圧を有し、書き込まれた状態のメモリTFT が、6. 5 [V]以上のしきい値電圧を有する場合には、 所定の電圧として例えば 5 [V] を用いることができる。

【0187】最後に、メモリトランジスタ1901の消 30 去を行う場合、電位VOおよびワード線WをGNDに落 す。そして、ビット線Bに正の高電圧(例えば20 [V]) を印加すると、メモリトランジスタ1901にお いて、フローティングゲート電極に蓄積されている電子 がトンネル電流によってドレイン領域へ注入され、記憶 されていたデータが消去される。

【0188】なお、本実施例は、実施例1~10のいず れの構成と組み合わせても良い。

【0189】(実施例14)本願発明では、メモリ部を 複数のメモリによって構成してもよい。本実施例では、 メモリ部をSRAMとフラッシュメモリで構成した半導 体表示装置の説明を行う。

【0190】SRAMはDRAMやEEPROMと比較 して、高速なデータの書き込みを行うことができる。一 方、フラッシュメモリはSRAMやDRAMと比較し て、高い集積度を実現することができる。本実施例で は、このようなメモリの特徴を活かしてSRAMをキャ ッシュメモリとして、またフラッシュメモリをメインメ モリとして用いる。

ロック図を示す。本実施例の半導体表示装置2001に は、フラッシュメモリ2004とSRAM2003とか らなるメモリ部2009と、画素部2007と、走査線 側駆動回路2006と、データ線側駆動回路2005 と、メモリ制御回路2002と、が設けられている。ま た、画像信号および様々な制御信号等は、FPC(フレ キシブルプリントサーキット)2008を経由して送ら れてくる。

【0192】本実施例において、メモリ制御回路200 2は、SRAM2003およびフラッシュメモリ200 4に画像データを格納したり読み出したりという動作を 制御する。半導体表示装置2001の外部の制御回路に よってメモリ部2009を制御する場合には、メモリ制 御回路2002を設けなくてもよい。

【0193】本実施例の半導体装置2001は、メモリ 部2009と、画素部2007と、走査線側駆動回路2 006と、データ線側駆動回路2005と、メモリ制御 回路2002と、を同一基板上に一体形成する形態でも よいし、メモリ部2009とデータ線側駆動回路200 5とメモリ制御回路202とを一体形成したスティック ドライバ、及び走査線側駆動回路2006を備えたステ ィックドライバを画素を形成する基板上に実装する形態 でも良い。

【0194】まず、画像を表示する場合について述べ る。本実施例の半導体表示装置2001において、外部 から送られてきた画像信号と制御信号はFPC2008 を経由してメモリ制御回路2002に入力される。そし て、画像信号はまずSRAM2003に格納された後、 再び読み出され、データ線側駆動回路2005とフラッ シュメモリ2004へ送られる。そして、画像信号は画 素部2007において表示されるとともに、フラッシュ メモリ2004において格納される。なお、フラッシュ メモリ2004への書き込み方法としては、多ビットの 同時書き込みを行い、書き込みの高速化を図ることが好

【0195】静止画像を表示する場合には、半導体表示 装置2001の外部からは制御信号だけがFPC200 8を経由してメモリ制御回路2002に入力される。そ して、メモリ制御回路2002から出力された制御信号 40 に従って、フラッシュメモリに格納された画像データを 画素部において表示する。

【0196】このように、SRAMをキャッシュメモリ とすることによって、書き込み速度の遅いフラッシュメ モリをにおいても画像データの格納を行うことが可能と なる。また、集積度の高いフラッシュメモリをメインメ モリとすることによって、SRAMやDRAMを用いた 場合よりも多くの画像データを格納することが可能とな

【O197】例えば、SRAMを1[kbit]~1[Mbit]、 【0191】図20に、本実施例の半導体表示装置のブ 50 フラッシュメモリを1[Mbit]~10[Gbit]などとすると

よい。特に、大容量のフラッシュメモリを設ける場合に は、メモリ部に格納した画像データによって、短時間の 動画像を表示することも可能となる。

【0198】なお、本実施例の構成は、実施例1~13 のいずれの構成とも自由に組み合わせて実施することが できる。

【0199】(実施例15)本実施例では、本願発明における画素部の駆動回路について説明する。

【0200】図21は、走査線側駆動回路の回路構成の一例を示したものである。図21において、走査線側駆動回路は、信号の入力側からシフトレジスタ回路2101、レベルシフタ回路2102、バッファ回路2103が設けられている。シフトレジスタ回路2101の電源電圧は3~5 [V]で動作させるが、バッファ回路2103は画素を構成するスイッチング用TFTを駆動できる電圧で動作させる。例えば、ポリシリコン膜を用いたアクティブマトリクス型液晶表示装置では16 [V]程度、アモルファスシリコン膜を用いたアクティブマトリクス型液晶表示装置では20~30 [V]程度、ポリシリコン膜を用いたアクティブマトリクス型液晶表示装置では20~30 [V]程度、ポリシリコン膜を用いたアクティブマトリクス型EL表示装置では10 [V]程度が必要となる。

【0201】従って、レベルシフタ回路2102より後段の回路では、TFTの耐圧を高める必要がある。具体的には、チャネル長は $5[\mu m]$ 以上とし、ゲート電極と重なるLDD領域を設ける構造とすることが好ましい。また、ゲート絶縁膜の厚さも $100\sim200[nm]$ の厚さで形成することが望ましい。この他、TFTの耐圧を高めるために、複数のゲート電極を設けたマルチゲート構造としても良い。

【0202】一方、図22は、データ線側駆動回路の回 30路構成の一例を示したものである。図22において、データ線側駆動回路は、信号の入力側からシフトレジスタ回路2201、ラッチ回路2202、2203、レベルシフタ回路2204、D/A変換回路2205が設けられている。本実施例では、3ビットのデジタル信号を入力し、D/A変換回路2205によって、アナログ信号に変換された画像信号が出力される。シフトレジスタ回路2201やラッチ回路2202、2203は3~5[V]で動作させるが、D/A変換回路2205はそれぞれの半導体表示装置に適した駆動電圧で動作させると良い。例えば、アクティブマトリクス型液晶表示装置では10~15[V]、アクティブマトリクス型をL表示装置では10[V]程度で駆動するとよい。

【0203】データ線側駆動回路では、レベルシフタ回路 2204 より後段の回路においても耐圧をそれほど考慮する必要はないが、10 [MHz]以上の高速動作が要求される。高速動作を実現するためには、チャネル長は $0.5\sim5$  [ $\mu$ m]、ゲート絶縁膜の厚さを $40\sim100$  [nm]、好ましくは75 [nm] とすることが望ましい。また、ゲート電極と重なるLDD領域の長さは $0.5\sim1$ 

[μm]で形成し、寄生容量の影響を極力低減しておく良い。

【0204】なお、本実施例は、実施例1~14と組み合わせて実施することが可能である。

【0205】(実施例16)本実施例では、本願発明の 半導体装置を絶縁表面を有する基板上に作製する方法に ついて説明する。本願発明には、画素部と画素部の駆動 回路とメモリ部とを同一基板上に一体形成したアクティ ブマトリクス型の表示装置(EL表示装置または液晶表 示装置)、パッシブマトリクス型の表示装置(EL表示 装置または液晶表示装置)等が含まれるが、本実施例で は、アクティブマトリクス型のEL表示装置の画素部、 画素部の駆動回路およびSRAMからなるメモリ部を、 絶縁表面を有する基板上に同時に作製する方法について 説明する。

【0206】説明を簡単にするために、画素部を代表して、画素を構成するスイッチング用TFT(nチャネル型TFT)とEL駆動用TFT(pチャネル型TFT)を、画素部の駆動回路、SRAMのメモリセルおよびその駆動回路を代表して、СМОS回路を構成する pチャネル型TFTと nチャネル型TFTを、同時に作製することにする。また、本実施例では、画素部における画素電極の作製以降の工程については省略する。EL表示装置における画素電極の作製以降の工程については、公知の作製方法を用いれば良い。

【0207】なお、本実施例を基にすれば、本願発明の他の形態の作製方法も容易に想定することができる。例えば、液晶表示装置の画素はスイッチング用TFTによって構成されるが、このスイッチング用TFTは、EL表示装置の画素を構成するスイッチング用TFTと同様の作製工程を用いることができる。また、絶縁表面を有する基板を用いたスティックドライバは、本実施例において、画素部を除いた作製工程によって作製することができる。なお、フラッシュメモリのメモリセルを構成するメモリTFTの作製方法については、実施例17を参照することができる。

【0208】まず、図23(A)に示すように、コーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホ つケイ酸ガラスなどのガラスから成る基板5001上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜5002を形成する。例えば、プラズマCVD法でSiH4、NH3、N2Oから作製される酸化窒化シリコン膜5002aを10~200[nm](好ましくは50~100[nm])形成し、同様にSiH4、N2Oから作製される酸化窒化水素化シリコン膜5002bを50~200[nm](好ましくは100~150[nm])の厚さに積層形成する。本実施例では下地膜5002を2層構造として示したが、前記絶縁膜の 単層膜または2層以上積層させた構造としても良い。

【0209】島状半導体層 $5003\sim5006$ は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて結晶化した結晶質半導体膜で形成する。この島状半導体層 $5003\sim5006$ の厚さは $25\sim80[nm]$ (好ましくは $30\sim60[nm]$ )の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金などで形成すると良い。

【0210】レーザー結晶化法で結晶質半導体膜を作製 するには、パルス発振型または連続発光型のエキシマレ 10 ーザーやYAGレーザー、YVO₄レーザーを用いる。 これらのレーザーを用いる場合には、レーザー発振器か ら放射されたレーザー光を光学系で線状に集光し半導体 膜に照射する方法を用いると良い。結晶化の条件は実施 者が適宣選択するものであるが、エキシマレーザーを用 いる場合はパルス発振周波数30[Hz]とし、レーザーエ ネルギー密度を100~400[mJ/cm<sup>2</sup>](代表的には2 00~300[mJ/cm²])とする。また、YAGレーザー を用いる場合にはその第2高調波を用いパルス発振周波 数1~10 [kHz] とし、レーザーエネルギー密度を30 0~600[mJ/cm²](代表的には350~500[mJ/c m'])とすると良い。そして幅100~1000[ $\mu$ m]、 例えば400[μm]で線状に集光したレーザー光を基板 全面に渡って照射し、この時の線状レーザー光の重ね合 わせ率 (オーバーラップ率) を80~98 [%] として行 う。

【0211】ゲート絶縁膜5007はプラズマCVD法またはスパッタ法を用い、厚さを $40\sim150[nm]$ としてシリコンを含む絶縁膜で形成する。本実施例では、120[nm]の厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Orthosilicate)と $O_2$ とを混合し、反応圧力 40[Pa]、基板温度  $300\sim400[\color{C}]$ とし、高周波(13.56[MHz])、電力密度 $0.5\sim0.8[\color{W}/cm^2]$ で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後  $400\sim500$ [ $\color{C}$ ]の熱アニールによりゲート絶縁膜として良好な特性 40を得ることができる。

【0212】そして、ゲート絶縁膜5007上にゲート電極(本実施例では、2層構造)を形成するための第1の導電膜5008と第2の導電膜5009とを形成する。第1の導電膜5008をTaで50~100[nm]の厚さに形成し、第2の導電膜5009をWで100~300[nm]の厚さに形成する。

【0213】 Ta膜は、Taをターゲットとしてスパッ ート絶縁膜上に残渣を残すことなくエッチングするため タ法で形成する。この場合、<math>Arに適量のXeやKrを には、<math>10~20 [%] 程度の割合でエッチング時間を増加えると、Ta膜の内部応力を緩和して膜の剥離を防止 50 加させると良い。W膜に対する酸化窒化シリコン膜の選

することができる。また、  $\alpha$  相の T a 膜の抵抗率は 2 O [  $\mu$   $\Omega$  cm] 程度でありゲート電極に使用することができるが、  $\beta$  相の T a 膜の抵抗率は 1 8 O [  $\mu$   $\Omega$  cm] 程度でありゲート電極とするには不向きである。 T a の  $\alpha$  相に近い結晶構造をもつ窒化タンタルを 1 O  $\sim$  5 O [nm] 程度の厚さで T a の下地に形成しておくと  $\alpha$  相の T a 膜を容易に得ることができる。

36

【0214】W膜は、Wをターゲットとしたスパッタ法で形成する。その他に67ッ化タングステン(W  $F_6$ )を用いる熱 CV D法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要がある。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。Wのターゲットには純度 99.999 [%] のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率  $9\sim20$  [ $\mu$   $\Omega$ cm] を実現することができる。

【0215】なお、本実施例では、第1の導電膜500 8をTa、第2の導電膜5009をWとしたが、この材料に限定されるものではなく、いずれもTa、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を用いることができる。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の他の組み合わせの一例は、第1の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜をWとする組み合わせ、第1の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜をCuとする組み合わせで形成することが好ましい。

【0216】次に、図23 (B) に示すように、レジストによるマスク5010を形成し、第1のエッチング処理を行う。エッチング方法は限定されないが、本実施例ではICP (Inductively Coupled Plasma:誘導結合型プラズマ) エッチング法を用い、エッチング用ガスにCF<sub>4</sub>とCl<sub>2</sub>を混合し、1 [Pa]の圧力でコイル型の電極に500[W]のRF(13.56[MHz])電力を投入してプラズマを生成して行う。基板側(試料ステージ)にも100[W]のRF(13.56[MHz])電力を投入し、実質的に負の自己バイアス電圧を印加する。CF<sub>4</sub>とCl<sub>2</sub>を混合した場合にはW膜及びTa膜とも同程度にエッチングされる。

【0217】第1のエッチング処理では、第1の導電層及び第2の導電層の端部がテーパー形状となるように加工する。テーパー部の角度は15~45[°]とする。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10~20[%]程度の割合でエッチング時間を増加させると良い。W膜に対する酸化窒化シリコン膜の選

【0221】図24(B)に示すように第3のエッチング処理を行う。エッチングガスにCHF6を用い、反応性イオンエッチング法(RIE法)を用いて行う。第3のエッチング処理により、第1の導電層5026a~5030aのテーパー部を部分的にエッチングして、第1の導電層が半導体層と重なる領域が縮小される。第3のエッチング処理によって、第3の形状の導電層5037~5041(第1の導電層5037a~5041aと第2の導電層5037b~5041b)を形成する。この

度エッチングされ薄くなる。

【0222】第3のエッチング処理によって、第1の導電層5037a~5041aと重なる第3の不純物領域5032a~5036aと、第1の不純物領域と第3の不純物領域との間の第4の不純物領域5032b~5036bとが形成される。

とき、ゲート絶縁膜のうち第3の形状の導電層5037

~5041で覆われない領域はさらに20~50[nm]程

【0218】次に、第1のドーピング処理を行いn型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法もしくはイオン注入法を用いれば良い。イオンドープ法の条件はドーズ量を $1\times10^{13}\sim5\times10^{14}$  [atoms/cm²]とし、加速電圧を $60\sim100$  [keV]として行う。この場合、導電層 $5011\sim5015$  がn型を付与する不純物元素に対するマスクとなり、自己整合的に第1の不純物領域 $5017\sim5025$  が形成される。n型を付与する不純物元素としては、15 族に属する元素、典型的にはリン(P)または砒素(As)を用いるとよい。第1の不純物領域 $5017\sim5025$  には $1\times10^{20}\sim1\times10^{21}$  [atoms/cm³]の濃度範囲でn型を付与する不純物元素(本実施例ではリン(P))を添加する。

【0223】そして、図24(C)に示すように、pチャネル型TFTを形成する島状半導体層5004、5006に第1の導電型とは逆の導電型の第5の不純物領域5052~5063を形成する。第2の導電層5038 b、5041bを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、nチャネル型TFTを形成する島状半導体層5003、5005はレジストマスク5200で全面を被覆しておく。不純物領域5052~5063にはそれぞれ異なる濃度でリンが添加されているが、ジボラン( $B_2$   $H_6$ )を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度を2×10 $^{20}$ ~2×10 $^{21}$  [atoms/cm $^3$ ]となるようにする。

【0219】次に、第20エッチング処理を行う。本実施例では、エッチングガスには $CF_4$ と $C1_2$ と $O_2$ とを用い、ICP装置によるエッチングを行う。第20エッチング処理ではW膜を選択的にエッチングし、導電層が、図23(C)に示す第20形状の導電層5026~5030(第109 電層50260~300)となるようにする。の導電層50260~50300)となるようにする。このとき、ゲート絶縁膜のうち第20形状の導電層50260~50300。1101 程度エッチングされ薄くなる。

【0224】以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第3の形状の導電層5037~5041がゲート電極として機能する。

【0220】そして、図24(A)に示すように第2の ドーピング処理を行う。この場合、第1のドーピング処 理よりもドーズ量を下げて高い加速電圧の条件としてn 型を付与する不純物元素をドーピングする。例えば、加 速電圧を70~120[keV]とし、1×10<sup>13</sup> [atoms/cm <sup>1</sup>]のドーズ量で行い、図23(B)で島状半導体層に形 成された第1の不純物領域の内側に新たな不純物領域を 形成する。ドーピングは、第2の形状の導電層5026 ~5030を不純物元素に対するマスクとして用い、第 1の導電層5026a~5030aの下側の領域にも不 純物元素が添加されるようにドーピングする。こうし て、第2の不純物領域5032~5036が形成され る。この第2の不純物領域5032~5036に添加さ れたリン(P)の濃度は、第1の導電層5026a~5 030aのテーパー部の膜厚に従って緩やかな濃度勾配 を有してはいるが、ほぼ同程度の濃度となっている。

【0225】レジストマスク5200を除去した後、導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、やラピッドサーマルアニール法(RTA法)を適用することができる。熱アニール法は酸素濃度が1[ppm]以下、好ましくは0.1[ppm]以下の窒素雰囲気中で400~700 $[{\mathbb C}]$ 、代表的には500~600 $[{\mathbb C}]$ で行うとよい。本実施例では500 $[{\mathbb C}]$ で4時間の熱処理を行う。ただし、第3の形状の導電層5037~5041に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜(シリコンを主成分とする)を形成した後で活性化を行うことが好ましい。

【0226】さらに、3~100[%]の水素を含む雰囲 50 気中で、300~450[℃]で1~12時間の熱処理を 行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。

【0227】次いで、図25に示すように、第1の層間 絶縁膜5075を酸化窒化シリコン膜から $100\sim20$  0 [nm] の厚さで形成する。その上に有機絶縁物材料から成る第2の層間絶縁膜5076、第1の層間絶縁膜5075、第2の層間絶縁膜5076、およびゲート絶縁膜5007に対してコンタクトホールを形成し、各配線(接続配線、信号線を含む) $5077\sim50$  8 3 をパターニング形成する。この配線は $50\sim200$  [nm]のT i 膜、 $100\sim300$  [nm]のA l 膜、 $50\sim200$  [nm]のスズ(S n)膜またはT i 膜で形成する。このような構成で形成された配線 $5077\sim5083$ は、最初に形成するT i 膜が半導体層と接触をし、コンタクト部分の耐熱性を高めている。

【0228】以上の工程によって、図25に示す画素電極を作製する直前の画素部、画素部の駆動回路およびメモリ部を、絶縁表面を有する基板上に同時に作製することができる。

【0229】本実施例の場合、n チャネル型TFTの活性層は、ソース領域、ドレイン領域、ゲート絶縁膜を間に挟んでゲート電極と重なるLDD領域(Lov領域)、ゲート絶縁膜を間に挟んでゲート電極と重ならないLDD領域(Loff領域)およびチャネル形成領域を含む。このようにLov領域を設けることにより、ホットキャリア効果によるTFTの劣化を防止することができ10[V]以上の高い電圧を印加しても極めて安定した動作を得ることができる。また、Loff領域を設けることにより、オフ電流を低く抑えることができる。特に、アモルファスシリコン層によって形成される画素部を駆動する走査線側駆動回路では、20~30[V]の電源電圧が用いられるため、このような構造は必要不可欠である。

【0230】また、本実施例で示す工程に従えば、TFTの作製に必要なフォトマスクの数を5枚に抑えることができる。具体的には、半導体層を島状に分割するマスク、ゲート電極を形成するためのマスク、ドーピング用40のマスク、コンタクトホール形成用のマスク、配線形成マスクである。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。

【0231】なお本実施例は、実施例 $1\sim15$ と組み合わせて実施することが可能である。

【0232】(実施例17)本実施例では、実施例16 とは異なる作製方法によって、本願発明の半導体装置を 作製する方法について説明する。本実施例では、アクティブマトリクス型液晶表示装置の画素部、画素部の駆動 回路およびフラッシュメモリからなるメモリ部を、絶縁 50 表面を有する基板上に同時に作製する方法について説明 する。

【0233】説明を簡単にするために、画素部を代表して、画素を構成するスイッチング用TFTを、画素部の駆動回路およびメモリ部の駆動回路を代表して、CMOS回路を構成するpチャネル型TFTとnチャネル型TFTとを、またフラッシュメモリのメモリセルを構成するメモリTFTを、同時に作製することにする。また、本実施例では、画素部における画素電極の作製以降の工程については省略する。液晶表示装置における画素電極の作製以降の工程については、公知の作製方法を用いれば良い。

【0234】なお、本実施例を本願発明の他の形態の作製方法に適用することができる。例えば、EL表示装置の画素を構成するスイッチング用TFTとEL駆動用TFTは、液晶表示装置の画素を構成するスイッチング用TFTと同様の作製工程を用いることができる。また、絶縁表面を有する基板を用いたスティックドライバは、本実施例において、画素部を除いた作製工程において作製することができる。また、SRAMはCMOS回路によって構成されるため、本実施例の駆動回路の作製工程を用いることができる。

【0235】図26(A)において、基板2601、下地膜2602(2602a、2602b)、島状半導体層2603~2606は実施例16と同等なものとし、ここでは説明を省略する。なお、半導体層2604~2606にはn チャネル型T F T のしきい値電圧(V th)を制御する目的でp 型を付与する不純物元素を $1 \times 10^{16} \sim 5 \times 10^{17}$  [atoms/cm $^3$ ]程度の濃度で添加しても良い

【0236】第1のゲート絶縁膜2608はプラズマC V D法またはスパッタ法を用い、膜厚を $40\sim200$  [n] としてシリコンを含む絶縁膜で形成する。例えば、75 [nm]の厚さの酸化窒化シリコン膜を形成すると良い。なお、メモリTFTを構成する第1のゲート絶縁膜の厚さを $10\sim50$  [nm]とし、その他の素子を形成する第1のゲート絶縁膜の厚さを $50\sim250$  [nm]としても良い。ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。

【0237】次に、n チャネル型T F T の L D D 領域 (L o v 領域)を形成するために、レジストマスク26 09、2610を形成し、n 型を付与する不純物元素を半導体層2604 に選択的に添加する。ドーピングは、代表的な方法としてフォスフィン(P  $H_3$ )を用いたイオンドープ法で行う。形成される不純物領域は低濃度 n 型不純物領域 2607 と定義されるもので、この領域のリン(P) 濃度は $2\times10^{16}\sim5\times10^{15}$  [atoms/cm³] の範囲とする。

【0238】レジストマスク2609、2610を除去

した後、メモリTFTのオーバーラップ領域を形成するために、レジストマスク2611を形成し、n型を付与する不純物元素を半導体層2606に選択的に添加する(図26(B))。この工程により形成されるn型不純物領域2612には、n型不純物元素が $1\times10^{20}\sim1\times10^{21}$  [atoms/cm³] (代表的には $2\times10^{20}\sim5\times10^{20}$  [atoms/cm³]) の濃度で含まれるようにドーズ量を調節する。n型不純物元素としては、リン(P)の他に砒素(As)を用いればよく、本実施例ではリン(P)を用いる。

【0239】その後、レジストマスク2611を除去し て、添加した不純物元素を活性化させる処理を行う。活 性化の処理はレーザーアニール法により行うと簡便であ る。その条件の一例は、レーザーパルス発振周波数 1 [k Hz]とし、レーザーエネルギー密度を100~300[mJ /cm²](代表的には150~250[mJ/cm²])とする。そ して線状ビームを基板全面に渡って照射し、この時の線 状ビームの重ね合わせ率 (オーバーラップ率)を80~ 99[%] (好ましくは、95~99[%]) として行う。 レーザーアニール法に用いるレーザー発振器には、ガス レーザーであるエキシマレーザーや固体レーザーである  $YAGV- \forall \neg YVO_4V- \forall \neg YAIO_3V- \forall$ 一、YLFレーザーなどを用いることができる。前記Y AGレーザーなどの固体レーザーの場合には、その基本 波(1064[nm])の他にその第2高調波(532[n m]) 、第3高調波 (355[nm]) を用いることができ る。こうして活性化処理をすることにより、チャネル形 成領域とオーバーラップ領域との接合、及びチャネル形 成領域と低濃度n型不純物領域との接合を良好なものと することができる。

【0240】次に、図26(C)に示すように、第1の ゲート絶縁膜2608上にゲート電極2613~261 6およびフローティングゲート電極2617を形成す る。ゲート電極2613~2616およびフローティン グゲート電極2617はタンタル(Ta)、チタン(T i)、モリブデン(Mo)、タングステン(W)から選 ばれた元素、前記元素を主成分とする合金、前記元素を 組み合わせた合金膜(代表的にはMo-W合金膜、Mo - Ta合金膜)、あるいは導電性を付与した珪素膜で形 成すれば良い。このような材料から成る導電層の下には 窒化タンタル(TaN)、窒化タングステン(WN)、 窒化チタン(TiN)膜、窒化モリブデン(MoN)な どの窒化物、タングステンシリサイド、チタンシリサイ ド、モリブデンシリサイドなどのシリサイドを形成して おいても良い。ゲート電極の厚さは200~400[nm] (好ましくは250~350[nm]) で形成する。

【0241】メモリTFTのフローティングゲート電極2617は、n型不純物領域2612と一部重なるように形成する。この重なった領域は、オーバーラップ領域と呼ばれ、メモリTFTの消去時にトンネル電流を流す50

ための領域となる。また、ゲート電極 2614 は低濃度 n 型不純物領域 2607 と一部が重なるように形成する。

【0242】その後、ゲート電極 $522\sim524$ をマスクとして自己整合的にn型不純物元素(本実施例ではリン) $2618\sim2626$ を添加し、低濃度n型不純物領域を形成する。この低濃度n型不純物領域は、リンの濃度が $1\times10^{17}\sim1\times10^{19}$  [ $atoms/cm^3$ ]となるように調節する。

【0243】そして、図26(D)に示すように、nチャネル型TFTのソース領域またはドレイン領域として機能する高濃度n型不純物領域の形成を行う。まず、レジストのマスク2638~2640を形成し、n型を付与する不純物元素を添加して高濃度n型不純物領域2631~2637を形成する。n型を付与する不純物元素にはリン(P)を用い、その濃度が $1 \times 10^{20}$ ~ $1 \times 10^{21}$  [atoms/cm³]の濃度範囲となるようにフォスフィン(PH₃)を用いたイオンドープ法で行う。

【0244】そして、図26(E)に示すように、pチャネル型TFTを形成する半導体層2603にソース領域およびドレイン領域を形成する高濃度p型不純物領域2641、2642を形成する。ゲート電極2613をマスクとしてジボラン( $B_2$ H<sub>6</sub>)を用いたイオンドープ法で行い、自己整合的に高濃度p型不純物領域を形成する。このときnチャネル型TFTを形成する半導体膜2604~2606はレジストマスク2643で全面を被覆しておく。この領域のボロン(B)濃度は $3 \times 10^{20}$ ~ $3 \times 10^{21}$  [atoms/cm³]となるようにする。

【0245】第2のゲート絶縁膜2751はプラズマCVD法またはスパッタ法を用い、膜厚を40~200[nm]としてシリコンを含む絶縁膜で形成する。例えば、75[nm]の厚さの酸化窒化シリコン膜を形成すると良い。第2のゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。

【0246】その後、それぞれの濃度で添加された n型または p型不純物元素を活性化する。活性化手段としては、ファーネスアニール、レーザーアニール、ランプアニール、またはこれらを組み合わせた方法を用いるとよい。熱アニール法では酸素濃度が 1 [ppm]以下、好ましくは 0.1 [ppm]以下の窒素雰囲気中で 400~700 [℃]、代表的には 500~600 [℃]で行うものであり、代表的には 500~600 [℃]で行うものであり、代表的には 500~400 [nm]の導電膜を形成し、パターニングを行いコントロールゲート電極 2752 を形成する(図 27(A))。コントロールゲート電極 2752 は、第2のゲート絶縁膜 2751 を介してフローティングゲート電極 26170 一部または全体と重なるように形成する。なお、コントロールゲート電極 2752 はタンタル(2752 に 2752 に 2

ン(Mo)、タングステン(W)から選ばれた元素、前記元素を主成分とする合金、前記元素を組み合わせた合金膜(代表的にはMo-W合金膜、Mo-Ta合金膜)、あるいは導電性を付与した珪素膜で形成すれば良い。このような材料から成る導電層の下には窒化タンタル(TaN)、窒化タングステン(WN)、窒化チタン(TiN)膜、窒化モリブデン(MoN)などの窒化物、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドなどのシリサイドを形成しておいても良い。ゲート電極の厚さは200~400[mm](好ましくは250~350[mm])で形成する。

【0248】その後、図27(B)に示すように、コン トロールゲート電極および第2のゲート絶縁膜上から第 1の層間絶縁膜2761を形成する。第1の層間絶縁膜 2761は酸化シリコン膜、酸化窒化シリコン膜、窒化 シリコン膜、またはこれらを組み合わせた積層膜で10 0~200 [nm]の厚さで形成する。例えば、酸化シリコ ン膜を用いる場合には、プラズマCVD法で、TEOS (Tetraethyl Orthosilicate) とOzとを混合し、反応 圧力40[Pa]、基板温度300~400[℃]とし、高周 波(13.56[MHz])電力密度0.5~0.8[W/cm<sup>2</sup>] で放電させて形成する。酸化窒化シリコン膜を用いる場 合には、プラズマCVD法でSiHa、N2O、NH3か ら作製される酸化窒化シリコン膜、または Si Ha、Nz 〇から作製される酸化窒化シリコン膜で形成すれば良 い。この場合の作製条件は反応圧力20~200[Pa]、 基板温度300~400[℃]とし、高周波(60[MH z]) 電力密度  $0.1 \sim 1.0 [W/cm]$  で形成することが できる。また、SiH<sub>4</sub>、N<sub>2</sub>O、H<sub>2</sub>から作製される酸 化窒化水素化シリコン膜を適用しても良い。窒化シリコ ン膜も同様にプラズマCVD法でSiH4、NH3から作 製することが可能である。

【0249】熱処理を行った後、さらに、3~100 [%]の水素を含む雰囲気中で、300~450[ $^{\circ}$ ]で1~12時間の熱処理を行い、島状半導体膜を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体膜にある10 $^{\circ}$ ~10 $^{\circ}$  [/cm $^{\circ}$ ]のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。

【0250】そして、有機絶縁物材料からなる第20層間絶縁膜2762を1.0~ $2.0[\mu m]$ の平均膜厚で形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。このように、層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減することができ、TFTの動作を高速化する上で非常に重要な要素となる。しかし、これらの有機絶縁物材料は吸湿性 50

があり保護膜としては適さないので、第1の層間絶縁膜2761で形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いることが好ましい。

【0251】その後、第1及び第2の層間絶縁膜にコンタクトホールを形成し、実施例16と同様にして、ソースまたはドレイン配線2763~2768を形成する。コンタクトホールの形成はドライエッチング法により行い、エッチングガスとして $CF_4$ 、 $O_2$ 、Heの混合ガスを用い有機樹脂材料から成る層間絶縁膜をまずエッチングし、その後続いてエッチングガスを $CF_4$ 、 $O_2$ として保護絶縁膜146をエッチングする。さらに、半導体層との選択比を高めるために、エッチングガスを $CHF_3$ に切り替えてゲート絶縁膜をエッチングすることにより、良好にコンタクトホールを形成することができる。配線を形成後、300[ $\mathbb C$ ]程度の温度で水素化処理とシンタリング処理を同時に行うことができ、TFTの電気的特性を向上させることができる。

【0252】こうして、図27(B)に示す画素電極を 20 作製する直前の画素部、画素部の駆動回路およびメモリ 部を、絶縁表面を有する基板上に同時に作製することが できる。

【0253】本実施例の場合、pチャネル型TFT27 71は、チャネル形成領域、高濃度 p型不純物領域から 成るソースまたはドレイン領域が形成されたシングルド レインの構造を有している。 n チャネル型 T F T 2 7 7 2は、チャネル形成領域、ゲート電極613と重なるL DD領域(Lov領域)、ソースまたはドレイン領域を 有している。Lov領域を設けることにより、ドレイン 領域近傍に発生する高電界を緩和してホットキャリアの 発生を防ぎTFTの特性劣化を防止することができる。 なお、このLov領域はドレイン側のみに形成する。こ のような構造とすることで、ホットキャリア効果による 特性の劣化を防ぎ、また寄生容量を最低限度に抑えて高 速動作を可能とする。また、ソース及びドレイン領域の 端部とゲート電極の端部がほぼ一致させることで、抵抗 損失が減り電流駆動能力を高めることができる。このよ うに、極力動作速度を落とさないようにホットキャリア 注入を低減させる構造を有するTFTは、駆動回路部を 40 形成するСМОS回路を構成するTFTとして適してい る。

【0254】スイッチング用TFT2773は、ダブルゲート構造を有しており、また、チャネル形成領域、ゲート電極と重ならないLDD領域(Loff領域)及びソース・ドレイン領域を有している。ダブルゲート構造とし、Loff領域を設けることにより、オフ電流を低減させることができる。液晶表示装置の画素を構成するスイッチング用TFTは、オフ電流を極力低く抑える必要があり、このような構造を有するTFTは液晶表示装置の画素を構成するスイッチング用TFTとして適して

いる。

【0255】メモリTFT2774は、ソース・ドレイ ン領域の一方に高濃度n型不純物領域(オーバーラップ 領域という)を有する。オーバーラップ領域は、メモリ TFTの消去時において、トンネル電流を流す領域であ

【0256】このように、本実施例の液晶表示装置は、 画素部、駆動回路、メモリ部においてそれぞれ最適な構 造のTFTを配置することにより、高い信頼性を示し、 かつ動作特性の良い半導体装置を作製することができ る。

【O257】なお、EL表示装置の画素部を本実施例に よって作製する場合には、以下のようなTFT構造とす るとよい。EL表示装置の画素を構成するスイッチング 用TFTは、ダブルゲート構造であって、かつソース領 域とドレイン領域にLoff領域を有するnチャネル型 TFTとする。またEL表示装置の画素を構成するEL 駆動用TFTは、ソース領域とドレイン領域にLov領 域を有するTFT構造とする。このような構造とするこ とで、スイッチング用TFTではオフ電流を抑え、EL 駆動用TFTではホットキャリア効果による特性の劣化 を防ぐことができる。

【0258】この他、駆動回路において、チャネル形成 領域を双方向に電流が流れるようなCMOS回路、即 ち、ソース領域とドレイン領域の役割が入れ替わるよう なСМОS回路が用いられる場合、СМОS回路を形成 するnチャネル型TFTは、チャネル形成領域の両サイ ドにチャネル形成領域を挟む形でLDD領域を形成する ことが好ましい。このような例としては、点順次駆動に 用いられるトランスミッションゲートなどが挙げられ る。また駆動回路において、オフ電流を極力低く抑える 必要のあるCMOS回路が用いられる場合、CMOS回 路を形成するnチャネル型TFTは、Lov領域とLo f f 領域の両方を有していることが好ましい。このよう な例としては、やはり、点順次駆動に用いられるトラン スミッションゲートなどが挙げられる。そのような構造 を有するTFTも、本実施例の作製方法によって作製す ることができる。

【0259】なお本実施例は、実施例1~15と組み合 わせて実施することが可能である。

【0260】(実施例18)本願発明の半導体装置は、 様々な電子機器に応用することができる。その様な電子 機器としては、ビデオカメラ、デジタルカメラ、プロジ ェクター(リア型またはフロント型)、ヘッドマウント ディスプレイ、ゴーグル型ディスプレイ、ゲーム機、カ ーナビゲーション、パーソナルコンピュータ、携帯情報 端末(モバイルコンピュータ、携帯電話または電子書籍 等)などが挙げられる。それらの一例を図28、29に 示す。

3001、支持台3002、表示部3003等を含む。 表示部3003には、本願発明におけるアクティブマト リクス型及びパッシブマトリクス型の液晶表示装置や E L表示装置を用いることができる。

【0262】図28(B)はビデオカメラであり、本体 3101、表示部3102、音声入力部3103、操作 スイッチ3104、バッテリー3105、受像部310 6で構成される。表示部3102には、本願発明におけ るアクティブマトリクス型及びパッシブマトリクス型の 10 液晶表示装置や E L 表示装置を用いることができる。

【0263】図28 (C) はヘッドマウントディスプレ イの一部(右片側)であり、本体3201、信号ケーブ ル3202、頭部固定バンド3203、表示部320 4、光学系3205、表示装置3206等を含む。表示 装置3206には、本願発明におけるアクティブマトリ クス型及びパッシブマトリクス型の液晶表示装置や E L 表示装置を用いることができる。

【0264】図28(D)は記録媒体を備えた画像再生 装置(具体的にはDVD再生装置)であり、本体330 1、記録媒体3302、操作スイッチ3303、表示部 3304、3305等で構成される。なお、この装置は 記録媒体としてDVD(Digital Versatile Disc)、C D等を用い、音楽鑑賞や映画鑑賞やゲームやインターネ ットを行うことができる。表示部3304、3305に は、本願発明におけるアクティブマトリクス型及びパッ シブマトリクス型の液晶表示装置やEL表示装置を用い ることができる。

【0265】図28(E)はゴーグル型ディスプレイで あり、本体3401、表示部3402、アーム部340 3を含む。表示部3402には、本願発明におけるアク ティブマトリクス型及びパッシブマトリクス型の液晶表 示装置や E L 表示装置を用いることができる。

【0266】図28(F)はパーソナルコンピュータで あり、本体3501、筐体3502、表示部3503、 キーボード3504等で構成される。表示部3503に は、本願発明におけるアクティブマトリクス型及びパッ シブマトリクス型の液晶表示装置やEL表示装置を用い ることができる。

【0267】図29(A)は携帯電話であり、本体36 01、音声出力部3602、音声入力部3603、表示 部3604、操作スイッチ3605、アンテナ3606 を含む。表示部3604には、本願発明におけるアクテ ィブマトリクス型及びパッシブマトリクス型の液晶表示 装置やEL表示装置を用いることができる。

【0268】図29 (B) は音響再生装置、具体的には カーオーディオであり、本体3701、表示部370 2、操作スイッチ3703、3704を含む。表示部3 702には、本願発明におけるアクティブマトリクス型 及びパッシブマトリクス型の液晶表示装置やEL表示装 【0261】図28(A)はディスプレイであり、筐体 50 置を用いることができる。また、本実施例では車載用オ

ーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。

【0269】以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例2~17のどのような組み合わせからなる構成を用いても実現することができる。

【O270】なお、前述の好ましい実施例では、画素のスイッチング素子としてTFTを開示したが、TFD (Thin Film Diode) をスイッチング素子として用いても良い。

### [0271]

【発明の効果】本願発明では、静止画像(または短時間の動画像)を表示することのできる半導体表示装置を搭載した半導体装置において、画素部を形成する基板上にメモリ部を実装する。その結果、静止画像を表示する場合に消費電力を低く抑えることのできる半導体表示装置、および半導体表示装置を搭載した半導体装置が提供される。

【0272】本願発明ではまた、画素部を形成する基板 20 上にメモリ部とメモリ制御回路とを設けてもよい。この ような構成とすることによって、画素部を形成する基板 の外部からはごく簡単な制御信号を入力するだけで静止 画像(または短時間の動画像)を表示することができ、 低消費電力の半導体表示装置および半導体表示装置を搭 載した半導体装置が実現される。

### 【図面の簡単な説明】

- 【図1】 本願発明の半導体装置のブロック図。
- 【図2】 本願発明の半導体装置のブロック図。
- 【図3】 従来の半導体装置のブロック図。
- 【図4】 従来の半導体装置のブロック図。
- 【図5】 本願発明の半導体装置のブロック図。
- 【図6】 本願発明の半導体装置のブロック図。
- 【図7】 本願発明の半導体装置のブロック図。
- 【図8】 本願発明の半導体装置のブロック図。
- 【図9】 アクティブマトリクス型液晶表示装置の構成を示す図。

【図10】 アクティブマトリクス型液晶表示装置の上面図及び断面図。

【図11】 アクティブマトリクス型液晶表示装置の上 40 面図及び断面図。

【図12】 アクティブマトリクス型 E L 表示装置の構

成を示す図。

【図13】 アクティブマトリクス型EL表示装置の上面図及び断面図。

【図14】 アクティブマトリクス型EL表示装置の上面図及び断面図。


【図15】 パッシブマトリクス型表示装置の構成を示す図。

【図16】 本願発明の半導体装置を構成するメモリ部のブロック図。

- 【図17】 SRAMのメモリセルの回路図。
  - 【図18】 DRAMのメモリセルの回路図。
- 【図19】 EEPROMのメモリセルの回路図。
- 【図20】 本願発明の半導体装置のブロック図。
- 【図21】 走査線側駆動回路の構成を示す図。
- 【図22】 データ線側駆動回路の構成を示す図。
- 【図23】 本願発明の半導体装置の作製行程を示す図。
- 【図24】 本願発明の半導体装置の作製行程を示す図。
- 【図25】 本願発明の半導体装置の作製行程を示す 図。
  - 【図26】 本願発明の半導体装置の作製行程を示す図。
  - 【図27】 本願発明の半導体装置の作製行程を示す図。
  - 【図28】 本願発明を応用した電子機器の一例を示す図。
  - 【図29】 本願発明を応用した電子機器の一例を示す図。


### 30 【符号の説明】

- 101 半導体装置
- 102 半導体表示装置
- 111 入力端子
- 112 第1の制御回路
- 113 第2の制御回路
- 114 CPU
- 115 第1のメモリ
- 116 第2のメモリ
- 117 データ線側駆動回路
- 118 走查線側駆動回路
- 119 画素部
- 120 メモリ部




2 1 7 a、2 1 7 b、2 1 7 c データ線側駆動回路 2 1 8 a、2 1 8 b 走査線側駆動回路 2 1 8 a、2 1 8 b 走査線側駆動回路 2 2 1 a、2 2 2 b、走査線側スティックドライバ 2 2 2 a、2 2 2 b、2 2 2 c アータ線側スティックドライバ


【図3】




【図4】




【図5】





【図6】




【図7】











株舗スティックドライバ1514


走査技術スティックドライバ1515

[図12] 【図13】 (A) (A) メモリ部1205 タ銀貨運動車路1202 (B) (B) 1211 1207 1206 国素部1302 【図15】 (A) (B)






【図22】




【図23】





【図25】


第1, 第2の層間絶縁度, 配線形成




【図24】









フロントペー	ジの続き				
(51) Int .C1.		識別記号	FΙ		テーマコード(参考)
G O 9 G	3/20	6 2 1	G O 9 G	3/20	621M 5F110
		6 3 1			631M 5G435
		6 6 0			6 6 0 U
		6 8 0			6 8 0 A
					680P
					6 8 0 S
					6 8 0 V
	3/30			3/30	J
	3/36			3/36	
H O 1 L	27/10	4 6 1	H O 1 L	27/10	4 6 1
	29/786			29/78	6 1 3 B

F ターム(参考) 2HO92 GA50 GA60 JA23 JA25 JA34 JA37 JB22 JB31 JB57 JB61 KAO3 KAO4 KAO5 MAO5 MAO8 MA13 MA18 MA27 MA30 NA22 NA26 PA01 5C006 AA02 AF01 BB11 BC16 BC20 BF02 FA47 5C080 AA06 AA10 BB05 DD26 FF09 GG12 JJ02 JJ04 JJ06 KK02 KK23 KK43 KK47 5C094 AA22 BA03 BA29 BA43 CA19 DA14 DA15 DB01 DB04 EA04 EA07 EB02 FB12 FB14 FB15 5F083 ADOO BSOO EPOO ER22 GAO5 HAO2 ZA13 ZA14 5F110 AA09 BB04 BB05 CC02 DD02 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE05 EE06 EE09 EE14 EE23 EE27 EE44 EE45 FF02 FF04 FF09 FF28 FF30 FF36 GG01 GG02 GG13 GG25 GG34 HJ01 HJ04 HJ12 HJ13 HJ23 HL02 HL03 HL04 HM15 NNO3 NNO4 NN22 NN23 NN24 NN27 NN35 PP03 PP05 PP06 QQ04 QQ24 QQ25 5G435 AA16 BB05 BB12 EE33 EE37 EE42 EE47 HH12 HH13 HH14

LL03 LL07 LL08 LL14 LL17

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第2区分

【発行日】平成20年6月19日(2008.6.19)

【公開番号】特開2002-91332(P2002-91332A)

【公開日】平成14年3月27日(2002.3.27)

【出願番号】特願2001-135769(P2001-135769)

【国際特許分類】

F 1997 1	자기	T p	T	J XX ]				
G	0	9	F	9/00	(	(20	006	3.01)
G	0	2	F	1/1368	(	(20	006	3.01)
G	0	9	F	9/30	(	(20	006	3.01)
G	0	9	G	3/20	(	20	006	5.01)
G	0	9	G	3/30	(	20	006	3.01)
G	0	9	G	3/36	(	20	006	5.01)
H	0	1	L	27/10	(	20	006	5.01)
H	0	1	L	29/786	(	20	006	5.01)
[ F	[ ]							
G	0	9	F	9/00	3	4	6	A
G	0	9	F	9/00	3	4	8	C
G	0	2	F	1/1368				
G	0	9	F	9/30	3	3	8	
G	0	9	G	3/20	6	1	1	A
G	0	9	G	3/20	6	2	1	M
G	0	9	G	3/20	6	3	1	M
G	0	9	G	3/20	6	6	0	U
G	0	9	G	3/20	6	8	0	A
G	0	9	G	3/20	6	8	0	P
G	0	9	G	3/20	6	8	0	S
G	0	9	G	3/20	6	8	0	V
G	0	9	G	3/30				J
G	0	9	G	3/36				
Н	0	1	L	27/10	4	6	1	
Н	0	1	L	29/78	6	1	3	В

# 【手続補正書】

【提出日】平成20年4月24日(2008.4.24)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正の内容】

【発明の名称】半導体装置及び電子機器

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

画素部が設けられた第1の基板と、

前記画素部の駆動回路及びメモリ部が設けられた第2の基板と、を有し、

前記第2の基板は、前記第1の基板上の前記画素部以外の領域に設けられており、

前記メモリ部に格納された画像データを基に画像を表示する機能を有することを特徴とする半導体装置。

# 【請求項2】

第1の基板と、前記第1の基板と対向する第3の基板と、の間に設けられた画素部と、前記画素部の駆動回路及びメモリ部が設らけれた第2の基板と、を有し

前記第2の基板は、前記第1の基板上の前記画素部以外の領域に設けられており、

前記メモリ部に格納された画像データを基に画像を表示する機能を有することを特徴とする半導体装置。

## 【請求項3】

請求項2において、

前記第2の基板は前記第3の基板と同じ厚さを有することを特徴とする半導体装置。

#### 【請求項4】

請求項1乃至請求項3のいずれか一において、

前記第2の基板は前記第1の基板と同じ材料からなることを特徴とする半導体装置。

### 【請求項5】

請求項1乃至請求項4のいずれか一において、

前記第2の基板は絶縁表面を有する基板、SOI基板またはシリコン基<u>板で</u>あることを 特徴とする半導体装置。

### 【請求項6】

請求項1乃至請求項5のいずれか一において、

前記メモリ部は、SRAM、DRAM、若しくはEPROM、又はそれらの組み合わせによって構成されることを特徴とする半導体装置。

#### 【請求項7】

画素部が設けられた第1の基板と、

データ線駆動回路及びメモリ部が設けられた第2の基板と、

走査線駆動回路が設けられた第3の基板と、を有し、

前記第2の基板及び前記第3の基板は、前記第1の基板上の前記画素部以外の領域に設けられており、

前記メモリ部に格納された画像データを基に画像を表示する機能を有することを特徴とする半導体装置。

#### 【請求項8】

画素部が設けられた第1の基板と、

データ線駆動回路及び第1のメモリ部が設けられた第2の基板と、

走査線駆動回路及び第2のメモリ部が設けられた第3の基板と、を有し、

前記第2の基板及び前記第3の基板は、前記第1の基板上の前記画素部以外の領域に設けられており、

前記第1のメモリ部に格納された画像データを基に画像を表示する機能と、前記第2の メモリ部に格納された駆動信号を基に走査線の駆動を行う機能と、を有することを特徴と する半導体装置。

# 【請求項9】

請求項1乃至請求項8のいずれか一において、

前記画像データを基に静止画像を表示する機能を有することを特徴とする半導体装置。

## 【請求項10】

請求項1乃至請求項9のいずれか一において、

前記半導体装置はアクティブマトリクス型液晶表示装置、パッシブマトリクス型液晶表示装置、アクティブマトリクス型 E L 表示装置、<u>又は</u>パッシブマトリクス型 E L 表示装置のうちのいずれか 1 つであることを特徴とする半導体装置。

#### 【請求項11】

請求項1乃至請求項10のいずれか一に記載の半導体装置を用いたことを特徴とする電 子機器。